Устройство фазового пуска Советский патент 1987 года по МПК H04L7/04 

Изобретение относится к технике связи и может быть использовано для помехоустойчивого рекуррентнозг о фазового пуска в системах сеансной связи.

Цель изобретения - сокращение времени поиска сигнала фазового пуска.

На чертеже представлена структурная электрическая схема преддтагаемо- го устройства.

Устройство фазового пуска содержит коммутатор 1 режимов, рекуррентный р егистр 2 сдвига, суммаздар 3 по модулю два, дешифратор 4, счетчик 5 нулей, первый элемент И 6 первый пороговый блок 7, элемент ИЛИ 8, второй элемент И 9, первый элемент НЕ 10, второй пороговый блок 11, второй элемент НЕ 12, третий элемент И 13, блок 14 сравнения кодов, регистр 15 сдвига, третий элемент НЕ 1

Устройство работает следующим образом.

Установка исходного состояния уст ройства осуществляется сигналом, поступающим на вход, при этом происходит запись ненулевого кода в рекуррентный регистр 2 сдвига, который становится защищенным от комбинации Все нули на протяжении всей работы устройства, что повьшает его надеж- .ность. Кроме этого, сигнал сброса, пройдя через элемент ИЛИ 8, устанавливает коммутатор 1 режимов в исходноег состояние, которое соответствует работе устройства в режиме поиска, а коммутатор 1 режимов в свою очередь, устанавливает в исходное состояние счетчик 5 нулей, первый 7 и второй 11 пороговые блоки.

На один вход устройства поступают тактовые импульсы низкой частоты f, равной частоте следования информационных сикшолов принимаемого сообщения, а на другой вход - тактовые импульсы высокой частоты F., при этом необходимо выполнение требования

F,,f(2 -),

где п степень образующего полинома используемой рекурренты.

Во всех режимах работы устройства последовательное занесение символов принимаемого сообщения в регистр 15 сдвига осуществляется под действием тактовых импульсов частоты f, а частота переключения рекуррентного регистра 2 сдвига различна в-зависи25

мости от режима работы устройства, В исходном состоянии на тактовый вход рекуррентного регистра 2 сдвига с первого выхода коммутатора 1 режимов поступают тактовые импульсы частотой F 5 при этом блок 14 сравнения кодов производит сравнение содержимого регистра 15 сдвига с. состоянием ре10 куррентного регистра 2 сдвига, В момент равенства кодов сигнал с выхода блока 14 сравнения кодов поступает на.второй управляющий вход коммутатора 1 .режимов вследствие этого уст15 ройство переводится в режим синхронной работы, в котором на тактовый вход рекуррентного регистра 2 сдвига поступают тактовые импульсы частоты

- 20 С приходом следующего элемента

принимаемого сообщения осуществляется запись его в младщий разряд регистра 15 сдвига и производится сравнение его сумматором -3 по модулю два с содержимым младшего разряда рекуррентного регистра 2 сдвига. В случае приема элемента рекуррентной последовательности со структурой кода, соответствующей структуре кода, гене30 рируемого рекуррентным регистром 2 сдвига, на выходе сумматора 3 по модулю два появляется импульс совпадения нулевого уровня, В исходном состоянии первый 7 и второй 1I порого35 вы.е блоки блокированы нулевым сигн а- лом с выхода счетчика 5 нулей, а на вход второго элемента И 9 подан с выхода второго элемента НЕ 12 разрешающий потенциалS

40 Счет импульсов совпадения производит счетчик 5 нулей, который сбрасывается в нуль с приходом каждого И1-1- пульса несовпадения, который, кроме того, осуществляет-через открытьй

45 второй элемент И 9 перевод коммутатора 1 режимов в режим поиска. Возврат устройства в режим синхронной работы производится по сигналу с выхода блока 14 .сравнения кодов, когДа началу-

50 ное состояние рекуррентного регистра 2 сдвига соответствует содержимому регистра 5 сдвига,,

При поступлении подряд М импульсов совпадения (велич1ша М выбирает55 ся исходя из допустимой вероятности ложного приема пакета из М символов принимаемого кода) на вход счетчика 5 нулей на его выходе появляется сигнал, ПРОИЗВОДЯЩ1Ж установку запрещающего потенциала с помощью второго элемента НЕ 12 на входе второго элемента И 9, вследствие чего блокируется перевод коммутатора 1, режимов в режим поиска с появлением каждый раз на выходе с мматора по модулю два импульса несовпадения. Кроме этого, сигнал с выхода счетчика 5 нулей осуществляет запуск первого 7 и второго I1 пороговых блоков, при этом начинается статистическая обработка результатов приема элементов рекуррентной последовательности.

Первый пороговый блок 7 фиксирует 15 к соответствующим входам дешифратора,

несовпадения, а второй пороговый блок 11 - совпадения младших разрядов регистра 15 сдвига и рекуррентного регистра 2 сдвига. При достижении

а выход младшего разряда рекуррентного регистра сдвига подключен к первому входу сумматора по модулю два, выход которого подключен к информаколичества совпадений L вторым поро- 20 ционным входам счетчика нулей и пороговым блоком 11 на его выходе устанавливается высокий потенциал, который разрешает прохождение через первый элемент И 6 сигнала с выхода дешифратора А, осуществляющего распознавание кода фазового пуска, В этом случае сигнал фазирования с выхода дешифратора 4 через открытый первый элемент И 6 поступает на выходную шину.

Если число несовпадений, фиксируемое первым пороговым блоком 7, достигает предельного количества К, то, если до этого не было зафиксировано вторым пороговым блоком 11 L совпадений, сигналом с выхода первого порогового блока 7 через открытый разрешающим потенциалом с выхода третьего элемента НЕ 16 третий элемент И 13, а также через элемент ИЛИ 8 осуществляется установка коммутатора 1 режимов в исходное состояние, соответствующее режиму поиска устройства. Если же возникает ситуация, в которой вначале зафиксировано пороговое количество L совпадений, а затем сигнал с выхода первого порогового блока 7 возвращает о накоплении К несовпадений, то этот сигнал через

гового блока, выход дешифратора подключен к первым входам первого элемента И и элемента ИЛИ, выход которого подключен к первому управляющему

25 входу коммутатора режимов работы, выход которого подключен к тактовому входу рекуррентного регистра сдвига, причем выход первого элемента И. является выходом устройства, о т л и 30 чающееся тем что, с целью сокращения времени поиска сигнала фазового пуска, введены регистр сдвига, блок сравнения кодов, элементы НЕ, дополнительный пороговый блок и

35 второй и третий элементы И, при этом выходы разрядов регистра сдвига и рекуррентного регистра сдвига через блок сравнения кодов подключены к второму управляющему входу коммута40 тора режимов работы, а выход младшего разряда регистра сдвига подклю-т чей к второму входу сумматора по модулю два, выход которого через первый элемент НЕ подключен к первому

45 входу второго элемента И, к второму входу которого через второй элемент НЕ подключен выход счетчика нулей, который подключен к входам запуска порогового блока и дополнительного

закрытый третий элемент И 13 не про- 50 порогового блока, вход которого ходит и команда общего сброса устрой- объединен с информационным входом ства не подается.

Общий сброс устройства осуществляется каждый раз, помимо сигнала установки исходного состояния, поступающего на вход устройства, сигналом с выхода дешифратора 4.

Пороговые значения L и К выбирают- са, исходя из допустимой вероятности

счетчика нулей, а выход дополнител ного порогового блока подключен к второму входу первого элемента Ник 55 входу третьего элемента НЕ, выход торого и выход порогового блока че рез третий элемент И подключены к второму входу элемента ИЛИ, к тре тьему входу которого подключен выложного приема сигнала фазового пуска, причем должно выполняться неравенство М + L + , где N 2 -1 - длина рекуррентной последовательности, причем порог М может быть несколько уменьшен по сравнению с известным устройством до М : п .

Формула изобретения

Устройство фазового пуска, содер - жащее рекуррентный регистр сдвига, выходы разрядов которого подключены

а выход младшего разряда рекуррентного регистра сдвига подключен к первому входу сумматора по модулю два, выход которого подключен к информационным входам счетчика нулей и порогового блока, выход дешифратора подключен к первым входам первого элемента И и элемента ИЛИ, выход которого подключен к первому управляющему

входу коммутатора режимов работы, выход которого подключен к тактовому входу рекуррентного регистра сдвига, причем выход первого элемента И. является выходом устройства, о т л и чающееся тем что, с целью сокращения времени поиска сигнала фазового пуска, введены регистр сдвига, блок сравнения кодов, элементы НЕ, дополнительный пороговый блок и

второй и третий элементы И, при этом выходы разрядов регистра сдвига и рекуррентного регистра сдвига через блок сравнения кодов подключены к второму управляющему входу коммутатора режимов работы, а выход младшего разряда регистра сдвига подклю-т чей к второму входу сумматора по модулю два, выход которого через первый элемент НЕ подключен к первому

входу второго элемента И, к второму входу которого через второй элемент НЕ подключен выход счетчика нулей, который подключен к входам запуска порогового блока и дополнительного

порогового блока, вход которого объединен с информационным входом

счетчика нулей, а выход дополнительного порогового блока подключен к торому входу первого элемента Ник входу третьего элемента НЕ, выход которого и выход порогового блока через третий элемент И подключены к второму входу элемента ИЛИ, к третьему входу которого подключен вы 1350839

ход второго элемента И„ дополнитель-вьй вход коммутатора режимов работы ный выход коммутатора режимов работыобъединен с тактовым входом регис1ра подключен к установочным входам счет-сдвига и является первым тактовым чика нулей, порогового блока и допол-входом, а второй вход коммутатора нит пьного порогового блока, причемрежимов работы является вторым такто- уетановочный вход рекуррентного ре-выи входом, вход последовательной гистра сдвига объединен с четвертымзаписи информации регистра сдвига - входом элемента ИЛИ и является вхо-информащ1онным входом устройства фа- дом сигнала исходного состояния, пер-юзового пуска.

Изобретение может использоваться для помехоустойчивого рекуррентного фазового пуска в системах сеансовой связи и обеспечивает сокращение времени поиска сигнала фазового пуска. Устргво содержит коммутатор режимов (КР) 1, рекуррентный регистр сдвига (РРС) 2, сумматор 3 по модулю два, дешифратор 4, счетчик нулей 5, элементы И 6, 9, 13, элемент ИЛИ 8, элементы НЕ 10, 12, 16, пороговые блоки 7, 11, блок сравнения кодов 14 и регистр сдвига (РС) 15. В РРС 2 заносится ненулевой код, а КР 1 устанавливается в состояние, соотв. режиму поиска. Символы принимаемого сообщения заносятся в PC 15. Блок сравнения кодов 14 сравнивает содержимое PC 15 и РРС 2 и при их равенстве формирует, сигнал, по которому устр-во переводится в режим синхронной работы. Следующий элемент принимаемого сообщения заносится в младший разряд PC 15 и сравнивается в сумматоре 3 с содержимым младшего разряда РРС 2, Если принимается элемент рекуррентной последовательности со структурой кода, отличной от структуры кода РРС 2, то по сигналу сумматора 3 устр-во переводится в режим поиска. При совпадении структур кодов сумматор 3 формирует нулевой сигнал. Если подряд поступит М нулевых сигналов, то по импульсу счетчика нулей 5 блокируется перевод КР 1 в режим поиска и запускаются пороговые блоки 7, 11 для выделения кода фазового пуска. 1 ил. с S (Л со ел о 00 со со