Устройство регенерации цифровых сигналов Советский патент 1987 года по МПК H04L25/52 

Изобретение относится к р;здиотех- нике и может использоваться для регенерации цифрового сигнала.

Цель изобретения - повышение помехоустойчивости от межсимвольной интерференции.

На фиг,1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 - структурная схема решающего блока; на фиг.З - структурная схема блока управления; на фиг. 4 - структурная схема блока счетчиков ; на фиг.З - структурная схема формирователя выходного кода; на фиг.6 - временные диаграммы, поясняющие работу устррйства.

Устройство регенерации цифровых сигналов содержит входной усилитель 1, корректор 2, регулирующую искус- ственную линию 3, усилитель 4, решающий блок 5, фильтр-выделитель 6 так- товой частоты, фазовращатель 7, блок 8 управления, блок 9 счетчиков, формирователь 10 выходного кода, выход- ной блок 11. При этом решающий блок 5 состоит из компараторов 12 и 13, элемента ИЛИ 14 и триггера 15, блок 8 управления состоит из формирователей 16 и 17 коротких импульсов, эле- мента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, триггеров 19 и 20, элементов И 21-26, элемента ИЛИ 27, блок 9 счетчиков состоит из счетчиков 28 и 29, формирователь 10 выходного кода состоит из триггеров 30-32, элемента ИЛИ 33, элемента НЕ 34, элементов И 35 и 36, элементов И-ИЛИ-НЕ 37 и 38.

Устройство работает следующим образом,

Цифровой двухуровневый сигнал (фиг.ба) подается в узкополосный линейный тракт с полосой пропускания, примерно равной 0,25, С выхода тракта искаженшзш сигнал поступает в ана логовую часть регенератора (входной усилитель 1, корректор 2, регулируемая искусственная линия 3, усилитель 4), где усиливается и корректируется Откорректированный и усиленный сиг- нал (фиг,6б) подается на вход решающего блока 5, где преобразовывается в уровни логики (фиг. 6в).

Напряжения ±U подобраны таким образом, что позволяют избавиться от маломощной высокочастотной помехи и постоянной составляющей, вызванной колебаниями нулевого уровня (фиг. 6б Сигналы с вторых выходов компарато

5 о

0

g Q

g

5

ров 12 и 13 объединяются при помощи элемента ИЛИ 14 и поступают на вход формирователя 16 коротких импульсов блока 8 управления, где по задним фронтам сигналов, полученных с компараторов, формируются короткие импульсы (фиг. 6д).

Фильтр-выделитель 6 тактовой частоты восстанавливает тактовую частоту исходного сигнала (фиг, бе), а фазовращатель 7 устанавливает фазу тактовых . импульсов относительно выходного сигнала основного усилителя таким образом, что они попадают в середину выработанного блоком компараторов сигнального интервала .при группе трех подряд следующих одноименных символов и сдвинуты на I80 относительно середины при группе двух подряд следующих одноименных символов (фиг, 6ж). Причем это соотношение сохраняется постоянно, независимо от структуры кодовой комбинации.

Импульсы, сформированные формирователем 16 коротких импульсов блока 8 управления, поступают на схему распределения, состоящую из элементов И 21 и 22, триггера 20, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, формирователя 17 коротких импульсов и элемента ИЛИ 27, Б зависимости от состояния триггера 20 импульсы поступают либо на пятый, либо на первый и шестой выходы блока 8 управле шя, После схемы распределения импульсы поступают на входы записи счетчиков 28 и 29 (фиг. 6з, и) блока 9 счетчиков и синхровходы триггеров 30 и 31 формирователя 10 выходного кода, которые служат для запоминания знака, вырабатываемого триггером 15 решающего блока 5 (фиг, 6г). Таким образом, в триггеры запоминания знака записывается знак входной информационной последовательности (1 + О -), а в счетчик 28 или 29 блока счетчиков 9 - код числа 2.

Как.только в один из счетчиков записывается код двойки, на его выходе переноса появляется единица, которая поступает в ф ормирователь 10 выходного кода на элементы И 35 и ЗГз и разрешает прохождение знака на элемент И-ИЛ11-НЁ 37. Кроме того, сигнал с выхода счетчиков поступает на входы триггера 19, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, элементы И 25 и 26 блока 8 управления. При помощи этих элементов производится поочередное подключение сигнала тактовой частоты к вычитающим входам счетчиков 28 и 29 блока счетчиков (фиг, 6к, л). После прохождения второго тактового импульса счетчик 28 устанавливается в О (фиг, 6м) и этим сигналом запрещает прохождение синхроимпульсов на свой вход. Кроме того, этим же сигналом триггер 20 блока 8 управления перебрасывается в новое состояние, что дает возможность пропустить импульс, сформированный формирователем 16 коротких импульсов, на вход записи счетчика 28 блока 9 счетчиков,- а тактовые импульсы в ЭТО время поступают на вьиитающий вход счетчика 29 (фиг. 6 л). Таким образом, обеспечивается поочередность работы счетчиков, а на входы элемента И-ИЛИ-НЕ 37 формирователя 10 выходного кода в течение двух тактов подается либо О, либо 1 в зависимости от знака входной информационной последовательности.

На выход этаго блока информация проходит благодаря управляющим сигналам с выхода триггера 20 блока 8 управления, который переключается управляющими сигналами с выходов переноса счетчиков 28 и 29 блока 9 счетчиков, С выхода элемента И-11ПИ- НЕ 37 формирователя Ю выходного кода сигнал поступает на вход элемента И-ИЛИ-НЕ 37 и проходит на выход лишь тогда, когда во входной информационной .последовательности присутствуют два или три подряд одноименных информационных символа. Если такие комбинации отсутствуют что соответствует сигналу 101010 в информационной последовательности на передающей стороне , то элемент И-ИЛИ-НЕ 38 пропускает на свой выход.сигнал с триггера 30, чем обеспечивается формирование меандра в выходной последовательности. Переключение элемента И-ИЛИ- НЕ 38 осуществляется при помощи элемента ИЛИ 33 и элемента НЕ 34, а управляющими сигналами являются сигналы с выходов переноса счетчиков 28 и 29 блока 9 счетчиков. Триггер 30 формирует выходной информационный сигнал со скважностью 1. Причем работа триггера организована таким образом, что при поступлении сигнала отсутствия двух или трех подряд информационных символов, на его выходе формируется состояние противоположное предыдущему. Это обеспечивает склейку двух или трех подряд идущих символов (импульс записи в счетчик (фиг,6з-о), соответствующий трем подряд идущим символам, приходит тогда, когда второй счетчик уже обнулен, т,е, появляется сигнал отсутствия

10

двоек

и трек, что переводит триг5

0

5

0

5

0

5

0

5

гер в состояние, противоположное предыдущему, т.е, формируется первый символ тройки и формирование меандра,.

Формула изобретения

Устройство регенерации цифровых сигналов, содержащее последовательно соединенные входной усилитель, корректор, регулируемую искусственную линию, усилитель и решающий блок, а также выходной блок, фильтр-вьщели- тель тактовой частоты, выход которого соединен с входом фазовращателя, причем первый выход усилителя соединен с входом фильтра-выделителя тактовой частотыi второй выход усилителя соединен с вторым входом регулируемой искусственной линии, отличающееся тем, что, с целью повышения помехоустойчивости от межсимвольной интерференции, введены блок управления, блок счетчиков и формирователь выходного кода, причем первый выход решающего блока соединен с первым входом блока управления, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока счетчиков, шестой, седьмой, восьмой и девятый выходы блока управления соединены соответственно с первым, вторым, третьим и четвертым входами формирователя выходного кода, пятый, шестой, седьмой, восьмой и девятый входы которого соединены соответствен-; но с пятым выходом блока управления, первым, вторым выходами блока счетчиков, выходом фазовращателя и вторым выходом решающего блока, выход фазовращателя соединен с вторым входом блока управления, третий, четвертый и пятый входы которого соединены i соответственно с первым выходом формирователя выходного кода, первым, вторым выходами блока счетчиков,.второй выход формирователя выходного кода соединен с входом выходного блока.

о

Изобретение относится к радиотехнике и повышает помехоустойчивость от межсимвольной интерференции, Устр-во содержит входной усилитель 1, корректор 2, регулируемую искусственную линию 3, усилитель 4, решающий блок 5, фильтр-выделитель 6 тактовой частоты, фазовращатель 7, выходной блок 11. Вновь введены блок 8 управления, блок 9 счетчиков, формирователь 10 выходного кода. 6 ил. f2f-4 (Л 00 ел о 00 4 00 (pi/.f

15

Т

иг.2

г:

Г6

I

21

2Z

«в

L.

8

23

25

2U

гв

J

С

Ко -/

29

(Ри.г.

г

I.

Фиг.5

9

-аЛ

a

6 г

§

Б Ж

3

и

к

л м

н о

П П П П П П ni П П П П П П П П,

п п п п п п rii п п п п гги-п п п

л

...JL

л

.....

п п

.„лзл.

П (7

1

...х

л

п п

П (7

Ф1/г.ь: