Устройство для передачи и приема информации Советский патент 1988 года по МПК H03M3/02 

8

/f/

11 tit

1±1±Г71

1.CL,

изобретение относится к телемет- сии и предназначено для цифровой передачи и приема непрерывных сигиалоБ с. использованием дельта-модуляции. Мзо- бретение позволяет повЕ 1сить цостогер- ность передачи информации за коррекции возможных ошибок на.копле- ния. Устройство содержит на передающей стороне дельта-модулятор 2, формирователь 3 импульсов, компаратор 4, генератор 5 пилообразного напряженияj генератор 6 тактовых импульсов и делитель 7 частоты, а на приемной сторо-- не - селектор 10 импульсов, реверсивный счетчик 11, генератор 12 импульсов, элементы 13, 17 задержки, блок 14 цикловой синхронизации о Элементы ЗАПРЕТ 15, 20, элемент ИЛИ 18, | триггер 19 и счетчик 21. 11 ил.

п

/ / /V Ж/

СО

f.

, 1

ср1/г.1

Изобретение относится к телеметрии и может быть использовано при цифровой передаче непрерывных сигналов с использованием дельта-модуляции.

Цель изобретения - повьшение быстродействия устройства.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - временные диаграммы, поясняющие работу устройства; на фиг. 3 - функциональная :схема дельта-модулятора; на фиг. 4 - |Временные диаграммы, поясняющие рабо- ту-дельта-модулятора; на фиг. 5 - функциональная схема формирователя импульсов; на фиг. 6, - временные диаграммы, поясняющие работу формирователя импульсов; на фиг. 7 - функцио- |нальная схема селектора импульсов; на фиг. 8 - временные диаграммы, I поясняющие работу селектора импуль- :сов; на фиг. 9 - импульсная схема генератора тактовых импульсов с фазовой автоподстройкой частоты; на фиг. 10 - временные диаграммы, поясняющие работу генератора тактовых импульсов с фазовой автоподстройкой частоты; на фиг. 11 - функциональная схема блока цикловой синхронизации. Устройство для передачи и приема i информации (фиг. 1) содержит на пере- jдающей стороне 1: дельта-модулятор 2, iформирователь 3 импульсов, компаратор i 4, генератор 5 пилообразного напряже I ния, генератор 6 тактовых импульсов и i делитель 7 частоты, канал 8 связи, на приемной стороне 9: селектор 10 им- пульсов, реверсивный счетчик 11, гене I ратор 12 тактовых импульсов с автоматической подстройкой частоты, пер- ; вый элемент 13 задержки, блок 14 цикловой синхронизации, первый элемент 15 ЗАПРЕТ, блок 16 ключей, второй элемент 17 задержки, элемент 18 ИЛИ, триггер 19, второй элемент 20 ЗАПРЕТ и счетчик 21.

Дельта-модулятор (фиг. 3) содержит компаратор 22, выполненный на операционном усилителе 23, элементе 24 И, элементе 25 ЗАПРЕТ и RS-триггере 26, интегратор 27, выполненный на конденсаторе 28, операционном усилителе 29 ключе 30 и резисторе 31, переключатель 32, источник 33 опорного напряжения, элементы 34 и 35 НЕ, резисто- ры 36 и 37 и усилитель 38.

Формирователь импульсов (фиг. 5) содержит амплитудный селектор 39,

5

0

Q 5 5

0

5

0

5

0

элементы 40-42 ЗАПРЕТ, повторители 43 и 44, резисторы 45-48, усилитель

9Селектор импульсов (фиг. 7) содержит амплитудные селекторы 50-55, элементы 56-58 ЗАПРЕТ и элемент 59 ИЛИ.

Генератор тактовых импульсов с фазовой автоподстройкой частоты (фиг. 9) содержит формирователь 60 импульсов, резисторы 61-65, транзисторы 66-69, конденсатор 70, диоды 71-73,. триггеры 74 Шмидта.

Блок цикловой синхронизации (фиг. 11) содержит элемент 75 И-НЕ, элемент 76 И, накопитель 77 и 78 элемент 79 И, делитель 80 частоты.

Существенность отличий предлагаемого устройства по сравнению с прототипом заключается в повышении достоверности передачи информации и расширении функциональных возможностей устройства при сохранении минимальных аппаратных затрат на передающей стороне. Интенсивность коррекции ошибок накоплений в устройстве-прототипе зависит от динамических свойств измеряемого сигнала, от числа пересечений измеряемым сигналом выбранного фиксированного уровня опорного напряжения. Если этого пересечения не происходит, то коррекция отсутствует. Таким, образом, если специфика сигнала такова,, что его пересечения с выбранньм фиксированным уровнем весьма редки, то эффективность метода резко снижается, а в некоторых случаях делает его применение вовсе нецелесообразным.

Формирователь 3 импульсов (фиг. 5, 6), работает следующим образом.

На вход формирователя 3 поступает последовательность двоичных символов (преращений), причем нуль представлен как импульс положительной полярности с амплитудой сигнала, равной и, а единица - с амплитудой 3 U. Импульсы с амплитудой 3 U поступают на вход амплитудного селектора 39, на выходе которого формируется сигнал 1 (фиг. 6б). Этот сигнал поступает на инверсный вход элемента 40 ЗАПРЕТ. С выхода которого в этот момент времени сигнал не выдается. Таким образом, импульсы О (фиг. 6в) поступают на вход элемента 41 ЗАПРЕТ, а импульсы 1 (фиг, 6б) поступают на вход элемента 42 ЗАПРЕТ. При поступлении управляющих сигналов S1 (сиг10

3143107Д

нал запуска) и S2 (сигнал сброса) на соответствующие входы элементов 41 и 42 (фиг. 6г, д) вьщача информации с выходов этих элементов осуществляется только в момент отсутствия сигналов S1 и S2. Таким образом, при поступлении сигнала S1 на входы элементов 41 и 42 происходит запрет выдачи информации через эти элементы, а сигнал S1 проходит через повторитель 44 и поступает на резистор 48, вес которого соотносится с весами резисторов 47-45 как 1:3:5:7.

При поступлении сигнала S2 на вхо- 15 ды элементов 41 и 42 происходит запрет вьщачи информации через эти элементы, а сигнал S2 проходит через повторитель 43 и поступает на резистор 47, таким образом, в точке соединения резисторов 45-48 формируется смешанная кодовая последовательность двоичных символов (приращений) и маркерных сигналов, которая проходит

20

Зарядом и разрядом хронирующего конденсатора 70 управляет триггер 74 имеющий гистерезис в своей переходной характеристике. В режиме заряда выходное напряжение близко к нулю, транзисторы 66 и 67 открыты, зарядный ток определяется выражением (1), разрядный ток ответвляется в коллекторную Цепь транзистора 66, для чего должно выполняться условие

I 4 E-R4/(R4 -f R5) -Rl.

Функция.транзистора 69 - предотвращение насыщения транзистора 66 и ограничение запирающего напряжения на диоде 71, что необходимо при гене рации высоких частот.

Генератор 12 снабжен цепью блокировки: поступление сигнала (фиг. 10в с выхода формирователя 60 приводит к прекращению генерации, так как не включается цепь разряда. После окончерез усилитель 49 и поступает на вы- 25 ания сигнала блокировки первый имход формирователя 3 (фиг. бе). При этом О вьщается импульсом с амплитудой и, 1 - .3 и, маркерный сигнал М2 - 5U, маркерный сигнал М1 - 7U.

Селектор 10 импульсов (фиг. 7 и 8) осуществляет процедуру, противоположную процедуре формирователя 3, и использует принцип амплитудной селекции.

На вход селектора 10 поступает смешанная последовательность двоичных символов приращений и маркерных сигналов М1 и М2 (фиг. 8а), на его выходе формируются: сигнал S1 (фиг.86), соответствующий моменту времени появления маркерного сигнала М1 (фиг. 8а); сигнал S2 (фиг. Вв), соответствующий моменту времени появления маркерного сигнала М2 (фиг. 8а); сигнал 1 (фиг. 8г); сигнал О (фиг. 8д) и тактовые синхроимпульсы (фиг. 8е).. .

Генератор 12 тактовой частоты,

(фиг. 9 и 10) работает следующим об- ) разом.

Под воздействием управляющего напряжения, .которое формируется на выходе триггера 74, изменяется разряд- ный ток 1, протекающий в коллекторпульс появляется на выходе генератора 12 с задержкой:

ч

с-(и - и)/1

30

40

Таким образом, при отсутствии входных тактовых импульсов блокировка генератора 12 не обеспечивается и на его выходе присутствуют выходные тактовые импульсы.

35 Блок 14 цикловой синхронизации работает следующим образом.

Если устройство находится в со- стоянии синхронизма, то сигнал S1 с выхода селектора 10 совпадает во времени с сигналом с выхода делителя частоты. При этом на выходе элемента 75 И-НЕ сигнал отсутствует, а на выходе элемента 79 И формируется сигнал, соответствующий моменту опоз

навания маркерного сигнала Ml. В результате накопитель 78 по входу и в синхронизм (рассчитанный обычно на два-три последующих подряд импуль са) оказывается заполненным, а на50 копитель 77 по выходу из синхронизма (рассчитанный на четыре-шесть следующих подряд импульсов) - разряженным до нулевого состояния. Ложные маркерные сигналы М1. Формируемые в

ной цепи транзистора 68. Зарядньш ток 55 суммарном последовательном коде вслед- 1 (коллекторный ток транзистора 67) ствие воздействия помех, не совпадают по времени с сигналом на выходе

остается неизменным и равным

1 : E-R4/(R4 + R5) R3.

Зарядом и разрядом хронирующего конденсатора 70 управляет триггер 74, имеющий гистерезис в своей переходной характеристике. В режиме заряда выходное напряжение близко к нулю, транзисторы 66 и 67 открыты, зарядный ток определяется выражением (1), разрядный ток ответвляется в коллекторную Цепь транзистора 66, для чего должно выполняться условие

I 4 E-R4/(R4 -f R5) -Rl.

Функция.транзистора 69 - предотвращение насыщения транзистора 66 и ограничение запирающего напряжения на диоде 71, что необходимо при генерации высоких частот.

Генератор 12 снабжен цепью блокировки: поступление сигнала (фиг. 10в) с выхода формирователя 60 приводит к прекращению генерации, так как не включается цепь разряда. После оконпульс появляется на выходе генератора 12 с задержкой:

ч

с-(и - и)/1

Таким образом, при отсутствии . входных тактовых импульсов блокировка генератора 12 не обеспечивается и на его выходе присутствуют выходные тактовые импульсы.

Блок 14 цикловой синхронизации работает следующим образом.

Если устройство находится в со- стоянии синхронизма, то сигнал S1 с выхода селектора 10 совпадает во времени с сигналом с выхода делителя частоты. При этом на выходе элемента 75 И-НЕ сигнал отсутствует, а на выходе элемента 79 И формируется сигнал, соответствующий моменту опознавания маркерного сигнала Ml. В результате накопитель 78 по входу и в синхронизм (рассчитанный обычно на два-три последующих подряд импульса) оказывается заполненным, а накопитель 77 по выходу из синхронизма (рассчитанный на четыре-шесть следующих подряд импульсов) - разряженным до нулевого состояния. Ложные маркерные сигналы М1. Формируемые в

делителя 80, а следовательно, и нё участвуют в процессе накопления.

При кратковременных искажения.х Устройство, (фиг. 1), работает маркерного сигнала Ml, возникающих следующим образом.

либо при сбоях синхронизации в системе, либо под йоздействием помех, сигнал с выхода делителя 80 происходит через элемент 75 И-НЕ на вход накопителя 77. Однако если накопитель 77 не успевает заполниться, то сбоя синхронизации не происходит и по первому сигналу с выхода накопителя 78 осуществляется сброс в нулевое состояние накопителя 77.

При отсутствии синхросигнала в г

следующих подряд циклах, (г - коэффициент накопления в накоплителе 77) элемент 79 открывается и первый ложный импульс S1J сформировавшийся на выходе селектора 14, приводит делитель 80 частоты и накопитель 78 в нулевое состояние, а накопитель 77 - в состояние 5 соответствующее г импульсам на его входе.

Если ложный маркерный сигнал М1 формируется на одних и тех же позициях цикла меньше, чем г раз подряд (r/j - коэффициент накопления накопителя 78)J накопитель 77 оказывается заполненным н процесс опознавания

маркерного сигнала продолжается до момента формирования следующел-и i-idj./

;керного сигнала. Сигнал S1 с выхода :селектора 14, пройдя через открытый ;элемент 79, устанавливает делитель i 80 частоты в исходное состояние.

; Этот процесс длиться-до тех пор, пока 35 входного измерительного сигнала с ; не будет найден истинный маркерный линейно растущим напряжением на высигнап Ml (или истинная синхрогруппа в случае кодового маркера). Если ложный маркерный сигнал М1 формируется на одних и тех же позициях цикла т г Ш7.И более раз подряд, накопитель 77 переходит в нулевое состояние и процесс опознавания маркерного.сигнала прекращается до тех пор, пока вновь не заполнится накопитель 77. Отсюда следует, что емкость накопителя 78 должна быть выбрана таким образом, чтобы практически в течение всего времени поиска состояния синхронизма накопителя 78 оставался заполненным. При этом не происходит существенного замедления процесса поиска синхронизма. При обнаружении истинного синхросигнала накопитель 78 заполняется и сбрасывает накопитель 77 в нулевое состояние, в результате чего обеспечивается достаточная инерционность системы цикловой синхронизации в режиме удерлшния синхронизма.

ходе компаратора 4. формируется сигнал S2, который поступает на второй вход генератора 5, устанавливая его

40 в исходное состояние, а также поступает на управляющий вход формировате ля 3, на выходе которого формируется сигнал М2 (фиг. 2д) с амплитудой, меньшей, чем амплитуда маркерного

45 сигнала Ml, и большей, чем амплитуда двоичных символов приращений. Таким образом, на выходе формирователя 3 формируется смещанная последовательность символов приращений (О и 1) и

50 маркерных сигналов (М1 и М2). Данная смешанная кодовая последовательность информационных символов (0,1, М1, М2) поступает в канал 8 связи (фиг. 2д), где под воздействием по55 мех происходят искажения информацион ных символов. Переданная по каналу 8 связи информация поступает на селектор 10 импульсов, где осуществляется выделение и формирование маркер

В исходном состоянии после включе- ния передающей стороны 1 генератор 6 так говых импульсов осуществляет тактирование дельта-модулятора 2, компаратора 4 и делителя 7 частоты. - Делитель 7 формирует сигнал S1, по которому запускается генератор 5 пилообразного напряжения и осуществляется управление формирователем 3 импульсов, на выходе которого формируется маркерный сигнал Ml (фиг. 2а, б, д), который в данном случае- передается в виде импульсов положительной полярности и с амплитудой, большей, чем амплитуда импульсов двоичной последорательности (инкрементного кода), и амплитуды маркерного сигнала М2. Измеряемое напряжение Ux поступает на первый ин- формационньй вход компаратора 4 и на информационный вход дельта-модулятора 2, с выхода которого формируется последовательный код приращений (фиг. 2г), который поступает на информационный вход формирователя 3 импульсов,. После поступления сигнала S1 на первьй (запускающий) вход генератора 5 пилообразного напряжения с его выхода формируется линейно растущее напряжение, которое поступает на второй информационный вход компаратора 4 . В момент сравнения напряжений

входного измерительного сигнала с линейно растущим напряжением на выходе компаратора 4. формируется сигнал S2, который поступает на второй вход генератора 5, устанавливая его

в исходное состояние, а также поступает на управляющий вход формирователя 3, на выходе которого формируется сигнал М2 (фиг. 2д) с амплитудой, меньшей, чем амплитуда маркерного

сигнала Ml, и большей, чем амплитуда двоичных символов приращений. Таким образом, на выходе формирователя 3 формируется смещанная последовательность символов приращений (О и 1) и

маркерных сигналов (М1 и М2). Данная смешанная кодовая последовательность информационных символов (0,1, М1, М2) поступает в канал 8 связи (фиг. 2д), где под воздействием помех происходят искажения информационных символов. Переданная по каналу 8 связи информация поступает на селектор 10 импульсов, где осуществляется выделение и формирование маркер7 14

ных сигналов Ml и М2 и сигналов S1 и 52, а также выделение тактовых импульсов и импульсов сложения (+) и вычитания (-), соответствующих импульсам кода приращения (1 или 0), поступающим из канала 8 связи. В исходном состоянии, при включении приемной стороны 9, счетчик 21 установлен в нулевое состояние, а на реверсивном счетчике 11 происходит преобразование последовательного инкрементного кода в параллельный код, соответствующий значению полной выборки. С приемом и селекцией первого маркерного сигнала М1 и с формированием первого сигнала S1 происходит процедура вхождения в синхронизм за счет блока 14 и генератора 12 тактовых импульсов с фазовой автоподстройкой частоты. Генератор 12 обеспечивает тактовую синхронизацию даже Б случае выпадения отдельных синхроимпульсов, а блок 14 обеспечивает по- вьшенную достоверность приема маркерного сигнала Ml. В исходном состоянии триггер 19 установлен в нулевое состояние, сигнал с выхода запрещает прохождение тактовых импульсов через элемент.20 ЗАПРЕТ и сигналов S2 через элемент 15 ЗАПРЕТ. После формирования достоверного сигнала цикловой синхронизации с выхода блока 14 этот сигнал, соответствующий моменту времени появления сигнала S1, поступает через элемент 18 ИЛИ на вход установки в единицу триггера 19 и на вход сброса счетчика 21, после прохождения элемента 17 задержки происходит установка триггера 19 в нулевое состояние, разрешающее прохождение сигналов через элементы 15 и 20 ЗАПРЕТ, и после этого на счетчик 21 начинают поступать тактовые импульсы до тех пор, пока с выхода селектора 10 не поступит сигнал S2,no которому происходит открытие ключей блока 16, которые осуществляют запись в реверсивный счетчик 11 содержимого счетчика 21. Пройдя через элемент 13 задержки, сигнал S2 через элемент 18 ИЛИ устанавливает триггер 19 в единичное состояние, запрещающее прохождение импульсов через элементы 15 и 20 ЗАПРЕТ. На выходе элемента 18 И.ПИ формируется сигнал, устанавливающий счетчик 21 в исходное состояние. Таким образом, на приемной стороне 9 происходит формирование отсче. 8

тов в реверсивном счетчике 11 ив счетчике 21. При этом отсчет на реверсивном счетчике 11 формируется с приемом каждого двоичного символа приращений, а на счетчике 21 в момент времени, соответствующий примеру маркерного сигнала М2,и сформированному сигналу S2. На фиг. 2 а, б, в, д, е показан процесс формирования полной выборки. Так в точках регенерации 2, 4, 6 сформированы корректирующие выборки Nx(2) 15 - Ux(2) 0,75; Nx(4) (4) 0,65; Nx(6) (6) 0,75.

Технико-экономическая эффективность изобретейия, по сравнению с прототипом заключается в повышении быстродействия устройства, В устройстве -прототипе формирование, значения кода корректирующей выборки осуществляется путем определения момента пересечения входным измерительным сигналом выбранного фик- сированного уровня опорного напряжения. В случае отсутствия такого пересечения коррекция отсутствует и накопление ошибок распространяется на всю реализацию. .В предлагаемом устройст- ве этот недостаток устранен за счет коррекции возможных ошибок накопле-. ния, что позволило повысить достоверность передачи информации.

35

Формула изобретения

0

5

0

Устройство для передачи и приема информации, содержащее напередающей стороне генератор тактовых импульсов, выход которого соединен с тактовыми входами компаратора и дельта-модулятора, информационный вход дельта-модулятора объединен с первым информационным входом компаратора и является информационным входом устройства, на приемной стороне - селектора импульсов, вход которого подключен к каналу связи, первый, второй и третий выходы селектора импульсов соединены соответственно с тактовым, первым и вторым управляющими входами реверсивного счетчика, отличающееся тем, что, с целью повышения быстродействия устройства, в него на передающей стороне введе- ны формирователь импульсов, генератор пилообразного напряжения и делитель частоты, выходы дельта-модуля п- ра соединены соответственно с ин

ГТП 1Т ПТГПШ

I...IL...

д

т иг

ULiiLU

VII t.11

Mxll 15HxW 13fix(6)

Фиг.г

ГПШ

I...IL...i.l.llil..i.HL...I.H

ГГ

ТТТТ ПТГП ГП Г11 IIIII t

UK

s П П П I1

ж

По

Фиг.з

lAL

m

Фиг.

1Ж.

s tJTL

JTUTUTL

MJ

Л5П

д

H1 0 0 1 1

фиг. 5

m mm

m m iFi m f

M

M.

M.

M2 0 о

сриг.6

Ml 1 0 Ml 10

Wtl n-PJJ Г1б

JTUTL

д МСи t

qJuz.S

фиг. 7

М-Ш.

1о

qJuz.S

s л.

n

Ул.

т

у

8

цзиг.д

П

ЪГ

6

JfSt)

77

76

78

Редактор Н.Киштулинец

Составитель М.Никуленков

Техред Л.Сердюкова Корректор Г.Решетник

Заказ 5353/57

Тираж 929

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

B.Zf afffn}

сриг.11

. вых.

Подписное