Регулируемая мера фазовых сдвигов Советский патент 1987 года по МПК G01R25/04 

Изобретение относится к электрическим измерениям, а именно к устройствам задающим между двумя гармони-, ческими сигналами фазовый сдвиг от О Д(Э 360 в широком частотном диапазоне, и может быть использовано для поверки фазоизмерителы-юй аппаратуры.

Цель изобретения - повышение точ- ности задания регулируемого фазового сдвига в широком диапазоне частот.

На фиг.I приведена структурная схема устройства; на фиг.2 - временные диаграммы работы времязадаю- щего делителя; на фиг.З - блок управ Ленин, пример реализации.

Регулируемая мера фазового сдвига содержит блок 1 задания кодов, блок 2 записи кода, генератор 3 импульсов два идентичных канала 4 и 5, содержащие -каждьй m многоразрядных регист ров 6.1-6.т, выходы которых соответственно соединены с m цифроанало- говыми преобразователями 7.1-7.т, выходы которых соединены с информационными входами m ключей, 8.1-8.т, выходы которых соединены между собой и подключены к фильтру 9 нижних частот, источник 10 опорного напряжения выходом .соединенный с соответствующими входами m цифроаналоговых преобразователей 7.1-7.т, управляющие входы m ключей 8.1-8.т соединены с выходами пересчетного элемента 11, выходы -генератора 3 импульсов соединены с входами пересчетных элементов 11 каналов 4 и 5, выходы блока 2 записи кода подключены к входам установки пересчетного элемента 11 ка- нала 45. а вход блока 2 записи кода соединен с выходом пересчетного злемента 11 канала 5, выходы блока задания кодов соединены с информационными входами многоразрядных регист- ров б.-6.т каналов 4 и 5, первые и вторые выходы блока 12 управления соединены с входами управления регистров 6.1-6.Ш каналов 4 и 5 соответственно, входы блока 1 задания ко- дов и блока 12 управления соединены с выходами арифметического блока 13,. первые входы которого соединены с выходами преобразователя 14 фаза-код, подключенного к выходам фильтров 9 нижних частот каналов 4 и 5, вторые входы арифметического блока 13 являются входами установки, кода угла, времязадающий

делитель 15 соединен первым выходом с управляющим входом преобразователя 14 фаза-код, вторым выходом - с управляющим входом арифметического блока 13, третьим выходом - с блоком

12управления.

Блок управления может быть выполнен по схеме, содержащей последовательно соединенные генератор 16, первый элемент И 17 и счетчик 18, к выходам которого подключены первый 19 и второй 20 демультиплексоры и регистр 21, последовательно соединенные дешифратор 22, второй элемент И 23 и элемент ИЛИ 24, а также последовательно соединенные элемент НЕ 25 и третий элемент И 26.

Устройство работает следующим образом.

Сигналы с генератора 3 импульсов поступают на пересчетные элементы 11 каналов 4 и 5. В пересчетный элемент 11 канала 4 в момент заполнения пересчетного элемента I1 канала 5 (равенства нулю кода, устанавливаемого триггерами этого элемента) вводится, например, код числа нуль, что соответствует синфазной работе пересчетных элементов 11 каналов 4 и 5.

Количество многоразрядных регистров 6.1-6.т,цифроаналоговых преобразователей 7.1-7.т,ключей 8.1-8.т в каналах .4 и 5 определяются числом дискретных значений синусоидальной функции т, используемых при формиро- вании выходньк сигналов регулируемой меры.

Времязадающий делитель 15 выраба- тьшает на своих выходах последовательности управляющих сигналов, приведенные на фиг.2. Таким образом, в течение времени t,., преобразователь

м эМ

14 фаза-код измеряет фазовый сдвиг на выходе регулируемой меры и по окончании времени t.,j вьщает результат измерения в виде кода на первые .входы арифметического бло- ка 13. В течение времени арифметическом блоке 13 код w, вычитаИЗм

ется из значения установленного кода на входах установки кода угла При этом в арифметическом блоке

13формируется код погрешности, равный л f (/ - gf. , значение которого используется в арифметическом блоке 13 для вычисления кода управления по формуле 4 упр i/vcT - По окончании времени t

выч

код с выхода арифметического блока 13, равный gi , поступает на блок 1 блок 12 управления.

задания кодов и В течение времени t блок 12 з равления осуществляvcr

ет установку фазового сдвига на выходе регулируемой меры, равного величине (J

IT Р

Пусть на входы установки кода угла арифметического блока 13 пода, например, код числа нуль, что соответствует значению фазового сдвига, устанавливаемому на выходе регулируемой меры, i 0.

Поскольку сигналы на выходе регулируемой меры в первый .момент времени после включения отсутствуют,

то и,.,..4 0° /1 If (О - по

ется II

нгм1

И i/vnpi /

Л1/, - О + 41/1 0°. Код нулевого

УС г

фазового сдвигл поступает на блок 1 задания КОДОБ и блок 12 управления. С третьих выходов блока 12 управления снимаются последовательно m кодов управления и вводятся в блок 1 задания кодов.Под действием входных сигналов с блока 1 задания кодов вводятся последовательно в многоразрядные регистры 6.1-6.т каналов 4 и 5 значения кодов, соответствующие дискретным значениям синусоидальной функции, выбираемым из условия

Ui

sin

2 m

где i 1,2,3,...m.

Блок 12 управления обеспечивает запись в многоразрядные регистры 6,1-6,т каналов 4 и 5 кодов чисел, формируемых блоком 1 задания кбдов. Таким образом, в многоразрядные регистры 6.1 каналов 4 и 5 поступают коды чисел, пропорциональные значе.

нию сунусоидальной функции sin

та

в многоразрядные регистры 6.2 каналов 4 и 5 - коды чисел функции

Выходные сигналы регистров 5.1- 6.т, соответству1Ь1Цие значениям синусоидальной функции с блока 1 задания кодов, поступают на входы цифро

5

0

5

0

аналоговых преобразователей соответственно 7.1-7.т. Выходные сигналы цифроаналоговых преобразователей 7.1-7.т каналов 5 и 4 представляют собой постоянные напряжения, значения которых пропорциональны значениям кодов синусоидальной функции, введенным в регистры 6.1-6.т, и поступают на ключи 8.1-8.т каналов 4 и 5. Управляющие входы ключей 8.1-8.т подключены к пересчетным элементам 11. Сигналами с пересчетных элементов 11 каналов 4 и 5 осуществляется циклическое непрерьшное подключение к фильтрам 9 каналов 4 и 5 выходов цифроаналоговых преобразователей 7.1-7.га. Таким образом синтезируются выходные сигналы каналов 4 и 5. Фильтры 9 нижних частот каналов 4 и 5 имеют амплитудно-частотные характеристики, обеспечивающие пропускание на их выходы только первых гар- МОНИК ступенчатых сигналов.

Выходные сигналы регулируемой меры, сформированные описанным методом, являются синфазными до величины фазовой погрешности фильтров 9.

В следующем цикле работы преобразователем 14 фаза-код измеряется фазовый сдвиг на выходе регулируемой меры, определяемый выражением

M SMl

(+ (Lf,- 1/2 ),

5

0

5

0

5

I

где W и

2.в.Г - (.) управления „р + 2

фазовые сдвиги, вно- си)ые фильтрами 9 каналов 4 и 5 соответственно и определяющие погрешность задания фазовых гов устройства.

В арифметическом блоке 13 определяется код погрешности и{ ц - и формируется код

пра LfscT fvcT- -(Ч, - Ч г) . Код кого блока 13,

ет в блок 1 задания кодов и блок 12 управления. При этом с целью за-. Дания фазового сдвига между выходными сигналами устройства, равного ,, в регистры 6.1-6.т канала; 4 вводятся последовательно из блока I задания кодов значения кодов синусоидальной функции, отличные от значений кодов, введенных в регистры 6.1-6.т канала 5. Выходные сигналы цифроаналоговых преобразователей

с выхода арифметичес- равный , поступа5

7.1-7. m .канала 4 представыяют собой постоянные напря;жения, значения которых пропорциональны з начениям кодов синусоидальной функции, введен- ньм в регистры 6.1-6.т канала 4. Сигнал, синтезируемый на выходе фильтра 9 канала 4, имеет фазовый сдвиг относительно выходного сигнала фильтра 9 канала 5

%/,р.г+(М 1- % ) M vcT -(Ч т-.М г ) +(Ч, -) 1.Р.

метического блока 3 (седьмой вход) на дешифратор 22, сигнал на выходе . которого имеет уровень 1, если 5 код числа (у„р равен нулю (-Р,пр О), и уровень О, если код числа ц отличен от нуля ( О). При поступлении на блок 2 управления сигнала от времязадающего делителя 15 (t,) последний проходит через элемент И 23, элемент ИЛИ 24 на де мультиплексоры 20 и 19 соответственVcr

Таким образом, фазовый сдвиг между выходными сигналами устройства равен входному коду устанавливаемого фазового сдвига и не зависит от погрешностей фильтров в каналах регулируемой меры.

Точность задания фазовых сдвигов на выходе устройства определяется точностью преобразователя фаза-код, которая может достигать величины 0,01° в широком диапазоне частот, и минрмальным дискретом ц изменения фазовых сдвигов на выходе регулируемой меры.

При использовании для задания фазовых сдвигов в регулируемой мере п двоичных разрядов может быть получена дискретность задания фазовых сдвигов, равная cf 360°/2 . Для п 16 дискретность составит if 360 V2 « 0,01°; (регистры 6.1но, открьюая их, если Р

15

20

25

30

vnp

Ч упр О сигнал управления от время задающего делителя 15 проходит через элемент И 26, элемент ИЛИ 24 только на демультиплексор 19. Сигнал от времязадающего делителя 15 поступает также на вход управления счетчика 18, разрешая счет импульсов от генератора 16, которые поступают на информационный вход счетчика 18 че- рез элемент И 17. Количество разрядов- счетчика 18 (К) определяется числом m дискретных значений синусоидальной функции, используемых при формировании выходных сигналов регулируемой меры (т 2 ). Выходные сиг налы счетчика 18 записываются с каждым тактом генератора 16 в регистр 21 и используются для управления блоком 1 задания кодов, а также поступают на информационные входы демультиплексоров 19 и 20. Демульб.т и цифроаналоговые преобразовате- 35 типлексоры 19 и 20 имеют по m выхоли 7.1-7.т в этом случае 16-разрядные ).

Блок 1 задания кодов может быть вьтолнен, например, в виде постоянного запоминающего устройства, хранящего значения синусоидальной функции для углов с дискретностью

360° „„--f,- . ПЗУ при этом содержит регистр

адреса числа, положение 1 в котором задается от арифметического блока 13 и блока 12 управления и определяет код числа на выходе, блока I задания кодов.

Блок 2 записи кода может быть вьтолнен, например, в виде ПЗУ, хранящего значения кодов чисел, соответствующих задаваемым фазовым сдвигам .

Блок 12 управления может быть выполнен, например, по схеме, изображенной на фиг.З, и работает следующим образом.

Код числа If поступает от ариф улр

метического блока 3 (седьмой вход) на дешифратор 22, сигнал на выходе . которого имеет уровень 1, если код числа (у„р равен нулю (-Р,пр О), и уровень О, если код числа ц отличен от нуля ( О). При поступлении на блок 2 управления сигнала от времязадающего делителя 15 (t,) последний проходит через элемент И 23, элемент ИЛИ 24 на де мультиплексоры 20 и 19 соответствен

но, открьюая их, если Р

5

0

5

0

vnp

Ч упр О сигнал управления от времязадающего делителя 15 проходит через элемент И 26, элемент ИЛИ 24 только на демультиплексор 19. Сигнал от времязадающего делителя 15 поступает также на вход управления счетчика 18, разрешая счет импульсов от генератора 16, которые поступают на информационный вход счетчика 18 че- рез элемент И 17. Количество разрядов- счетчика 18 (К) определяется числом m дискретных значений синусоидальной функции, используемых при формировании выходных сигналов регулируемой меры (т 2 ). Выходные сигналы счетчика 18 записываются с каждым тактом генератора 16 в регистр 21 и используются для управления блоком 1 задания кодов, а также поступают на информационные входы демультиплексоров 19 и 20. Демуль

5

0

5

дов и обеспечивают управление регистрами 6.1-6.т каналов 4 и 5 соответственно. Количество импульсов, прошедших от генератора I6 на счетчик 18, равно т, после чего элемент И 17 закрьгоается, и формирование-сигналов блоком 12 управления прекращается до следующего цикла работы (,).

Времязадающий делитель 15 может быть выполнен в виде трехканального делителя импульсов тактового генератора либо в виде ПЗУ, имеющего три выхода и опрашиваемого от управляющего счетчика, соединенного с тактовым генератором. Демультиплексоры 19 и 20 могут быть вьшолнены, например, на микросхемах К155ИДЗ.

По сравнению с известным устройством при одинаковом дискрете изменения фазовых сдвигов на выходе регулируемой меры ц 0,01° повьш1ает- ся точность задания фазовых сдвигов в широком диапазоне частот, поскольку исключается фазовая погрешность аналоговых фильтров, включенных на выходе устройства, которая может достигать в известном устройстве величины О,Г и более в диапазоне рабочих частот (5 Гц - 10 МГц).

Таким образом, применение предлагаемого устройства позволяет регулировать фазовый сдвиг с малым дискретом при высокой точности задания в области сотен килогерц и выше.

Формула

изобретения

Регулируемая мера фазовых сдвигов по авт.св.№ 1257562, о т л и ч а ю- щ а я с я тем, что, с целью повьппе- НИН точности задания регулируемого фазового сдвига в широком диапазоне частот, в нее введены преобразователь фаза-код, арифметический блок.

Г

8

10

15

20

блок управления и времязадающий делитель, причем выходы меры подключены к преобразователю фазй-код, выходы которого соединены с первыми входами арифметического блока, вторые входы которого являются входами . установки кода угла, выходы арифметического блока соединены с входами блока задания кодов и с входами блока управления, первые и вторые выходы блока управления соединены с входами управления m регистров первого и второго каналов соответственно, третьи выходы блока управления соединены с входами блока задания ко- дов, времязадающий делитель соединен первым выходом с управляющим входом преобразователя фаза-код, вторым выходом - с управляющим входом арифметического блока, третьим выходом - с блоком управления.

cpus.Z

12

Изобретение относится к области электрических измерений, в частности к устройствам, задающим между двумя гармоническими сигналами фазовый сдвиг от О до 360° в широком диапазоне частот. Изобретение может быть использовано для проверки фазо- измерительной аппаратуры. Целью изобретения является повьппение точности задания регулируемого фазового сдвига в широком диапазоне частот. Для достижения этой цели в устройство дополнительно введены арифметический блок 13, блок 12 управления и время- задающий делитель 15. Кроме того, устройство содержит блок 1 задания кодов, блок 2 записи кодов, генератор 3 импульсов, два идентичных канала 4 и 5, каждый из которых содержит m многоразрядных регистров 6.1-6.т m цифроаналоговых преобразователей 7.1-7.т, m ключей 8.1-8.т,фильтр 9 нижних частот, источник 10 опорного напряжения, пересчетный элемент 11 преобразователь 14 фаза-код. Функциональная схема блока 12 управления приводится в описании. Введение новых элементов и связей позволяет регулировать фазовый сдвиг с малым дискретом при высокой точности задания в области сотен килогерц и вьше. 3 ил. С S tzi: LH M (puPl