Устройство для свертки по модулю два с контролем Советский патент 1987 года по МПК G06F11/22 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых узлов контроля правильности регистровых передач двоичного кода.

Целью изобретения является повышение контролирующей способности устроства .

На чертеже приведена функциональная схема устройства.

Устройство содержит первый и второй сумматоры 1 и 2 по модулю два, генератор 3 тактовых импульсов, триггеры 4 и 5, третий сумматор 6 по модулю два, элемент И 7, формирователь 8 импульсов, группу информационных входов 9 устройства, тактовый вход 10 устройства, информационный выход 11 устройства, выход 12 неисправности устройства, второй элемент НЕ 13, первый элемент НЕ 14, элемент 15 задержки.

Устройство работает следующим образом.

Задачей, решаемой устройством, является определение четности п-раз- рядного двоичного кода, поступающего на информационные входы 9.1-9.П группы устройства с выдачей результата на информационный выход 11 устройства и контроль правильности работы сумматора 1 по модулю два с выдачей результата контроля на выход 12 неисправности устройства.

В момент подачи кода на информационные входы 9.1-9.П группы устройства, на его тактовый вход 10 подается импульс положительной полярности, по приходу которого формирователь 8 импульсов формирует импульс заданной длительности отрицательной полярности, который блокирует прохождение сигнала с выхода третьего сумматора 6 по модулю два на выход 12 неисправности устройства через элемент И 7 для исключения вьщачи ложного сигнала неисправности на выход 12 неисправности устройства в момент смены кодов (например, четного на нечетный) на информационных входах 9.1-9.П устройства.

После того, как код на инфо1:1ма- ционных входах 9.1-9.П группы устройства установился и переходные процессы в устройстве окончились, блокировочный сигнал с входа элемента И 7 формирователем 8 снимается.

Допустим на информационных вхо- дах 9.1-9.П группы устройства установился четный код и первый сумматор 1 по модулю два исправен, то тогда по заднему фронту положительного импульса с генератора 3 импульсов на вход второго сумматора 2 по модулю два поступит нулевой уровень и вход0 ной код с информационного входа 9.1 устройства поступит на соответствующий вход первого сумматора 1 по модулю два без изменений, а значит код на входах первого сумматора 1 по мо5 дулю два (как и на входах 9.1-9.п) будет четный. С задержкой на время срабатывания первого сумматора 1 по модулю два на его выходе формируется нулевой уровень, которьм поступает

0 на D-вход первого триггера 4. По при- .ходу переднего фронта положительного импульса с генератора 3 импульсов, нулевой уровень с выхода первого сумматора 1 записывается в первый триг5 гер 4, на выходе которого образуется также нулевой уровень.

По переднему фронту положительного импульса с генератора 3 импульсов на вход второго сумматора 2 пос0 тупает уровень единицы, что приводит к инверсии одного разряда кода, поступающего с информационного входа 9.1 устройства на соответствующий вход первого сумматора 1, а значит к поg даче на вход первого сумматора 1 нечетного кода. При этом на выходе первого сумматора 1 формируется уровень единицы, который поступает на. D-вход второго триггера 5. Запись

0 уровня единицы с выхода первого сумматора 1 во второй триггер 5 происходит по заднему фронту положительного импульса генератора 3 импульсов, который инвертируется вторым

5 элементом НЕ 13 и стробирует второй триггер 5 по С-входу.

В результате получается, что в случае четного кода на входах 9.1- 9.П устройства и исправного первого сумматора 1 в первом триггере 4 записан О, во втором триггере 5 - 1. Сумматор 6 фиксирует несрав-. нение, задавая на вход элемента И 7, через первый элемент НЕ 14 уровень

j. нуля, что соответствует отсутствию неисправности первого сумматора 1. С выхода первого триггера 4 на информационный выход 11 устройства поступает результат суммирования ко0

313

да, заданного на входы 9.1-9.П устройства по модулю два, равный О, что соответствует четности суммируемого кода.

Если на входы 9.1-9.П устройства поступил нечетный код и первый сумматор 1 исправен, то аналогично изложенному на выходе первого триггера 4 формируется уровень 1, а на выходе второго триггера 5 - уровень С (инверсия относительно четного кода на входах 9.1-9.п), третий сумматор 6 единичным выходным уровнем через первый элемент НЕ 14 блокирует вьщачу сигнала неисправности, на выходе 12 неисправности устройства установлен нулевой уровень.

Если на входы 9.1-9.П устройства поступил четный код, а первый сум- матор 1 неисправен и при четном коде на своих входах вьщает (как и при нечетном) на выходе единичный уровень, то в первый триггер 4 и второй триггер 5 соответственно по передне- му и заднему фронтам положительного импульса с генератора 3 импульсов запишутся единичные уровни, что приведет к вьщаче на выходе третьего сумматора 6 нулевого уровня, которьй инвертируется первым элементом НЕ 14 и в виде постоянного высокого уровня проходит через элемент И 7 на выход 12 неисправности устройства, что свидетельствует об отказе первого сумматора 1 и неверности результата выдаваемого на информационном выходе 11 устройства.

Если на входы 9.1-9.П устройства поступил нечетный код, а первый сум- матор 1 неисправен и при нечетном коде на своих входах .(как и при четном) вьщает на выходе нулевой уровен то в первый триггер 4 и второй триггер

5запишутся нулевые уровни, что пос- ле срабатывания первого сумматора 6

и элементов НЕ 14 и И 7 приведет к выдаче высокого уровня на выходе элемента И 7 и выходе 12 неисправности устройства, что свидетельствует

06отказе первого сумматора 1 по модулю два о

Если на входы 9.1-9.П устройства поступил четный код и на выходах первого 4 и второго 5 триггеров были установлены уровни О и 1 соответственно, а затем первый сумматор 1 отказал, т аким образом, что при чет- .ном коде на своих входах он вьщает

5

0 5 о

0

g

5

1

единицу на выходе, а при нечетном - ноль на выходе (инвертирующий от- - каз), то фаза импульсов на выходе первого сумматора 1 относительно импульсов генератора 3 импульсов изменится (по отношению к случаю исправного сумматора 1). При этом заднему фронту положительного импульса генератора будет соответствовать нулевой, а переднему - единичный уровень на выходе сумматора 1, что приведет к переходу триггеров 4 и 5 из состояний О и 1 соответственно в состояния 1 и О на их выходах. Этот переход возможен только через промежуточные между О, 1 и 1, О состояния, к которым относятся О О или 1, 1.

При наличии промежуточного состояния О, О или 1, 1 на выходах триггеров 4 и 5 срабатывает третий сумматор 6, формирующий на выходе отрицательный импульс, который инвертируется первым элементом НЕ 14 и поступает через элемент И 7 в виде положительного импульса на выход 12 неисправности устройства, что свидетельствует об отказе первого сумматора 1.

В том случае, если на входах 9.1- 9.П устройства установлен нечетный . код, а первый сумматор 1 имеет инвертирующий отказ, то аналогично описанному триггеры 4 и 5 переходят из состояния 1 и О в состояние О и 1 с выдачей сигнала неисправности на выходе 12 устройства.

Если четность кода на входах 9.1- 9.П устройства изменяется, например четный код меняется на нечетный, а первый сумматор 1 исправен,то триггеры 4 и 5 переходят из состояния О и 1 в состояние 1 и О через одно из состояний о, о или 1, 1, что может привести к вьода- че ложного сигнала неисправности на выходе 12 устройства.

Для исключения ложного сигнала неисправности в момент смены кодов на входах 9.1-9.П устройства формирователь 8 импульсов, например,; типа 133АГ1 по внешнему сигналу с тактового входа 10 устройства блокирует элемент И 7 на время То, которое выбирается большим, чем два периода генератора 3 импульсов,

Если четность кода на выходах 9.1-9.П изменится, когда блокирующий

5

импульс с формирователя 8 импульсов закончился, т.е. когда код на входах 9.1-9.П устройства должен сохраниться и не меняться, то устройство формирует на выходе 12 сигнал неисправности, что позволяет контролировать не только годность первого сумматора 1, но и изменение кода на входах устройства, что расширяет его функциональные возможности.

Элемент 15 задержки обеспечивает сохранение сигнала, поступающего с входа первого сумматора 1 на D-входы триггеров 4 и 5 до поступления фронта на их С-входы.

Формула изобретения

Устройство для свертки по модулю два с контролем, содержащее три сумматора по модулю два, причем информационные входы с первого по (п-1)-й первого сумматора по модулю два и первый информационный вход второго сумматора по модулю два образуют группу информационных входов устройства, выход .второго сумматора по модулю два соединен с п-м информационСоставитель В.Гречнев Редактор Ю,Середа ТехредМ.ХоданичКорректор Н.Король

.- Р-..- - -- -.- -- - - - - . - „L-,, -Ш-.Ж J 1. ГТ.1-1-Ц

Заказ 5567/49 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и о.ткрытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

10

324916

ным входом первого сумматора по модулю два, отличающееся тем, что, с целью повышения контролирующей способности устройства, в него введены генератор тактовых импульсов, формирователь импульсов, элемент задержки, два триггера, два элемента НЕ и элемент И, причем выход первого сумматора по модулю два соединен с D-входами первого и второго триггеров через элемент задержки, прямые выходы которых соединены с соответствующими информационными входами третьего сумматора по модулю два, выход которого через первый элемент НЕ соединен с первым входом элемента И, выход которого является выходом неисправности устройства, выход генератора тактовых импульсов соединен с вторым информационным входом второго сумматора по модулю два, С-входом первого триггера и входом второго элемента НЕ, выход ко25 торого соединен с С-входом второго триггера, тактовый вход устройства через формирователь импульсов со.еди- нен с вторым входом элемента И, прямой выход первого триггера является

0 информационным выходом устройства.

15

0

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении цифровых узлов контроля правильности передачи двоичного кода. Цель изобретения - повышение контролирующей способности устройства. Устройство содержит генератор 3 импульсов. Контролируемый код поступает по информационным входам грутппы 9 на вход первого сумматора 1 по модулю два (все разряды, кроме первого, который подключается ко входу второго сумматора 2 по модулю два) Сигналы с выхода генератора 3 импульсов поступают на другой вход второго сумматора 2 по модулю два и в результате сигнал на выходе первого сумматора 1 по модулю два изменяется с частотой поступления сигналов генератора 3. С помощью элемента задержки 15, триггеров 4, 5 и третьего сумматора 6 по модулю два проверяется работа первого сумматора 1 по модулю два. Результат свертки снимается с выхода первого триггера 4, соединенного с информационным выходом 11 устройства. Выход третьего сумматора 6 по модулю два через элемент НЕ 14 и элемент И 7соединен с выходом 12 неисправности устройства. Сигнал с тактового входа 1С устройства с помощью формирователя 8импульсов запирает элемент И 7 на время переходных процессов. 1 ил. I (/) л УЗ к