Устройство для считывания графической информации Советский патент 1987 года по МПК G06K11/00 G06K9/36 

Изобретение относится к автоматике, точнее к устройствам автоматического считывания графической информации и ввода ее в ЭВМ, и может быть использовано в различных системах обработки, передачи графической информации, распознавания образов, автоматизированного проектирования.

Цель изобретения - повьшение быстродействия устройства путем сокра- щения избыточности считываемой информации .

На фиг.1 представлена блок-схема устройства; на фиг.2 - формирователь сигналов управления; на фиг.З - пример, иллюстрирующий работу устройства,

Устройство содержит блок 1 скани- (рования, блок 2 преобразования видеосигнала, блок 3 задержки, блок 4 сравнения, первый 5 и второй 6 счетчики, регистр 7, первый 8 и второй 9 регистр, сдвига, элемент ИЛИ 10 и блок 11 управления, включающий (фиг. генератор 12 импульсов, первый регистр 13 сдвига, первый 14, второй |15, третий 16, четвертый 17,, пятый 18 и шестой 19 элементы И, первый 20 второй 21 и третий 22 триггеры, второй 23 и третий 24 регистры сдвига, первый 25 и второй 26 элементы И-НЕ, инвертор 27, злемент 28 задержки, выполненный в виде конденсатора 29 и резистора 30.

Кроме того, показаны (фиг.2) первый 31 и второй 32 синхронизирующие входы блока управления и с первого 33 по седьмой 39 его синхронизирующие выходы.

Устройство работает следующим образом. .

После включения устройства на выходе 34 блока 11 вырабатывается сигнал сброса, который сбрасывает счетчики 5 и устанавливает регистр 7 в исходное состояние, начинается развертка изображения и с первого выхода блока 1 сканирования поступает видеосигнал, с второго - импульсы строк, с третьего - синхроимпульсы. Во время первого синхроимпульса в блоке 11 появляется сигнал обнуления счетчика 6. В течение каждого синхроимпульса последовательно производятся операции считывания из блока 3 Задержки, а затем записи в него, при этом в блок задержки заносится информация одного логического уровня.

0

5

0

5

0

5

0

5

0

5

так как во время первой строки выходы первого 8 и второго 9 регистров сдвига удерживаются поданным на вторые входы их сигналом установки в определенном состоянии (в состоянии логического О). Этот сигнал установки действует и в каж.цом из промежутков между всеми последующими строками (время слепой зоны),-устанавливая регистры 8 и 9 сдвига и воздействуя на счетный вход счетчика 5. В каждом из промежутков, начиная с первой строки, на выходе блока 11 появляется сигнал записи кода строки. При этом на вход установки счетчика 6 подается разрешающий потенциал, при котором информация с выходов счетчика 5 транслируется на выход счетчика 6 и записывается в регистр 7, так как этот же сигнал, пройдя через элемент ИПИ 10, разрешает запись в регистр 7.

Таким образом, перед началом каждой строки, за исключением первой, производится запись кода строки в регистр 7.

Рассмотрим процесс обработки ви- I

деосигнала и записи значения счетчика 6 в регистр 7. Блок 2 осущест-- вляет преобразование аналогового сигнала в дискретньп1 сигнал с логическими уровнями О и 1. Во время каждого синхроимпульса производится считывание преобразованного блоком 2 преобразования видеосигналов сигнала из блока 3 задержки и сдвиг в сдвиговых регистрах 8 и 9. При этом, начиная со второй строки, на выходах первого регистра 8 будут сигналы от текущей и предыдущей точек изображения текущей строки, а на выходах регистра 9 - соответственных точек предыдущей строки. Сигнал с первого выхода первого регистра 8 записывается далее в ячейку блока 3 зажержки с адресом, определяемым кодом счетчика 6, т.е. подготавливает данные пре- дыдущей строки для анализа на следующей строке.

Выходы регистров 8 и 9 подаются на блок 4 сравнения, в котором производится анализ элемента изображения, состоящего из четырех точек. Если изменение сигнала происходит как при сравнении этих точек вдоль одной, так и вдоль другой линии координат - блок 4 сравнения вырабатывает, на время действия стробирующего сигнала, импульс записи координаты Y, который пройдя через элемент ИЛИ 10, разрешает запись хода с выходов счетчика 6, Одновременно записывается код типа элемента изображения, выдаваемый с вторых выходов блока 4 сравнения. Б случае, когда изменений сигнала при анализе данного элемента не происходит, или происходит только при рассмотрении вдоль одной линии координат, запись кода координаты Y и типа элемента изображения не производится. Иными словами, производ11тся сравнение состояний выходов сдвиговых регистров 8 и 9.

Следовательно, при работе устройства происходит вьщача координаты X в начале строки, а затем значения координаты Y тех элементов изображения, которые удовлетворяют указанному условию. Как видно из фиг.З, такими элементами являются уголки на считываемом изображении. На фиг.З введены обозначения; уровень черного обозначен 1 в каждой точке разложения изображения, уровень белого О, цифрой 1 условно показан один из анализируемых элементов изображения; цифрой 2 условно показаны передаваемые данные о значении координаты X, они выделены жирными точками, цифрой 3 условно обозначены передаваемые данные о значении координаты Y, они также выделены жирными точками. За счет исключения передачи данных о неизменных параметрах изображения происходит сокращение избыточности информации об изображении.

В качестве блока сканирования используется серийно выпускаемый координатограф Изотоп-3, в котором вместо газоразрядной лампы в оптической головке установлен фотоэлектронный умножитель ФЭУ-83, запитанный через делитель от высоковольтного источника.

Блок 3 зажержки выполнен в виде стандартного решения оперативного запоминающего устройства с организацией 4Kx1j выполненного на четырех микросхемах К 565 РУ2А. Дешифратор сигналов выбора микросхем выполнен на микросхеме К155ИД4. Первый вход блока соответствует информационному входу микросхем, второй - входам стробирования дешифратора, третий - входу сигнала Чтение-запись, четвертые входы - младшие разряды - адресным входам микросхем, а два старших разряда - адресным входам дешифратора. Выходы дешифратора соединены с входами выбора микросхем памяти.

Сче гчик 6 координаты Y собран на трех микросхемах К155ИЕ7 (двенадцатиразрядный суммирутощий счетчик), причем первый вход его соответстует

входам установки микросхем, второй - счетному входу +1 первой микросхемы, третий - входам разрешения уста-- новки микросхем, четвертый - входу обнуления микросхем,

Сдвиговые регистры 8 и 9 могут быть собраны на триггерах как на микросхемах К155ТМ2, так и в виде одного блока в случае использования микросхемы К155ТМ8, Быход первого разряда которой соединен с входом второго, выход третьего - с входом четвертого. Первому входу первого сдвигового ре- гиста 8 при этом соответствует вход первого разряда микросхемы, первоьгу

входу второго сдвигового регистра 9 соответствует вход третьего разряда микросхемы, а вторые и третьи входы сдвиговых регистров 8 и 9 соответствуют входу обнуления и тактовому входу микросхемы.

Блок сравнения реализован на микросхемах К155ЛЕ1 (4-ИЛИ-НЕ), К155ЛП5 (4-ИСКЛЮЧАЮЩЕЕ ИЛИ), К155ДРЗ (4И-ИЛИ- НЕ) и элементе микросхемы К155ЛЕ1

(ИЛИ-НЕ), причем первый вход первого сдвигового регистра 8 соединен с вторым входом первого элемента, второй выход, соответственно, с первым входом первого элемента и первым входом

третьего элемента, а первый выход второго сдвигового регистра 9 - с вторым входом третьего элемента и первым входом четвертого элемента микросхемы К155ЛП5.

Выход первого элемента микросхемы К155ЛП5 соединен с первьм входом первого элемента И и первым входом третьего элемента И микросхемы К155ЛРЗ, выход второго элемента микросхемы К155ИП5 - с вторым входом первого элемента И и первым входом второго элемента И микросхемы К155ЛРЗ. Выход третьего элемента микросхемы К155ЛП5 соединен с вторым входом третьего элемента И и первым входом четвертого элемента И микросхемы К155ЛРЗ, а последний выход микросхемы К155ЛП5 - с вторыми входами второго и четвертого элементов И микросхеMill К155ЛРЗ. Выходной сигнал с микросхемы К155ЛРЗ подается на-один из входов элемента ИЛИ-НЕ микросхемы K155J1E1, а на второй вход прдается стробирующий сигнал. Выход элемента ИЛИ-НЕ микросхемы К155ЛЕ1 служит первым выходом блока сравнения. Вторыми выходами этого блока могут быть входные сигналы, или в случае перекодировки, например, выходы програм- мируёмой матрицы (микросхема К155РЕЗ на входы которой подаются входные сигналы блока.

При включении питания начинается процесс заряда конденсатора (фиг.2) 29 через резистор 30 от источника питания. При этом на входах элемента И-НЕ 26 действуют потенциалы одного логического уровня 1, на выходе 34 вырабатывается сигнал сброса. Когда напряжение на конденсатор 29 достигает уровня переключения логического элемента И-НЕ 25, на его выходе появляется потенциал лоЪичес- кого О, под действием которого прекращается выработка сигнала сброса элементом И-НЕ 26. С приходом первого импульса строки на вход 31 на первом выходе сдвигового регистра 23 появляется сигнал с логическим уровнем 1. Сдвиговый регистр 24 при этом устанавливается в нуль. За время импульса строки на вход, 32 блока 11 поступает серия синхроимпульсов. После прихода первого синхроимпульса на первом выходе регистра 24 появляется уровень логической 1 и элементом И 18 вырабатывается одиночный импульс на время действия синхроимпульса.

40 ства, блок задержки, управляющий и синхронизирующий входы которого подключены к пятому и шестому синхронизирующим выходам блока управления соответственно, а адресный вход соеС приходом каждого синхроимпульса устанавливается также триггер 20, разрешая работу сдвигового регистра 13. Первый инвертированный выход это- 45 Д с информационным выходом вто- го регистра служит источником сигна- рого счетчика, блок сравнения, стрела: выбора микросхем, а выходы первый, бирующрш вход которого подключен к второй и четвертый сдвигового регистра 13, а также выходы двоичного счет

чика на триггере 21 соединены с комбинационной схемой на элементах И 14 и 15, с выходов которых снимаются сигналы управления сдвигом первого и второго регистров сдвига устройства и сигнал Чтение-запись.

По окончании двух циклов работы сдвигового регистра 13 триггер 22 переключается в состояние 1 и через элемент И 19 сбрасывает триггер

шестому синхронизирующему выходу блока управления, а управляющий выход . блока сравнения соединен с одним входом элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия устройства путем сокращения избыточности считываемой сц информации, оно содержит первый регистр сдвига, информационный вход которого соединен с информационным выходом блока преобразования видеосигнала, а установочный и управляю

20, выход которого,, в свою очередь, вырабатывает сигнал обнуления для сдвигового регистра 13, По окончании синхроимпульсов триггеры 21 и 22 приводятся в исходное состояние.

С приходом сигнала второй строки на втором выходе сдвигового регистра 23 появляется уровень логической 1 и комбинационная схема из- элементов И 16 и 17 начинает вырабат.1вать сигналы задержанных строк и записи кода строки.

15 Фор мула изобретения

1. Устройство для считывания графической информации, содержащее блок преобразования видеосигнала, информационный вход которого подключен к сигнальному выходу блока сканирования, первый и второй синхронизирующие выходы которого соединены с соответствующими синхронизирующими входами блока управления, первый счетчик, счетный и установочный входы которого подключены к первому и второму синхронизирующим выходам блока управления соответственно, второй

счетчик, счетный вход которого соединен с вторым синхронизирующим выходом блока сканирования, а управля- Ю1ДИЙ и установочный входы подключены к третьему и четвертому синхронизирующим выходам блока управления соответственно, регистр, установочный вход которого соединен с вторым синхронизирующим выходом блока управления, а выход является выходом устройства, блок задержки, управляющий и синхронизирующий входы которого подключены к пятому и шестому синхронизирующим выходам блока управления соответственно, а адресный вход соеД с информационным выходом вто- рого счетчика, блок сравнения, стребирующрш вход которого подключен к

Д с информационным выходом вто- рого счетчика, блок сравнения, стребирующрш вход которого подключен к

шестому синхронизирующему выходу блока управления, а управляющий выход . блока сравнения соединен с одним входом элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия устройства путем сокращения избыточности считываемой информации, оно содержит первый регистр сдвига, информационный вход которого соединен с информационным выходом блока преобразования видеосигнала, а установочный и управляющии входы подключены к первому и седьмому синхронизирующим выходам блока управления, а информационные выходы соединены с информационными входами блока задержки и с одними информационными входами блока сравнения, информационный выход которого подключен к одному информационному входу регистра, другой информационный вход которого соединен с информационным выходом второго счетчика, второй регистр сдвига, информационный ВХОД которого подключен к информационному выходу блока задержки, установочный и управляющий входы соединены с седьмыми синхронизирующими выходами блока управления соответственно, а информационные выходы подключены к другим информационным входам блока сравнения, при этом другой вход элемента ИЛИ соединен с третьим синхронизирующим вьгх-одом блока управления, а выход подключен к управляющему входу регистра.

2. Устройство по п.1, о т л и ч а- ю щ е е с я тем, что блок управления содержит первый регистр сдвига, тактовый вход которого соединен .с генератором импульсов, нулевой вход . подключен к единичному выходку первого триггера, первый и второй информационные выходы соединены с первым и вторым входами первого элемента И, третий и четвертый информационные выходы подключены к первому и второму входам второго элемента И, третий элемент И, один вход которого является первым синхронизирующим входом блока управления, а выход является первым синхронизирующим выходом блока управления, четвертый элемент И, один вход которого подключен к первому синхронизирующему входу блока управления, пятый элемент И, первый вход которого является вторым входом блока управления, шестой элемент И, один вход которого соединен с вторым синхронизирующим входом блока управления, а выход подключен к нулевому входу первого триггера, единичный вход которого соединен с вторым синхронизирующим входом блока управления, первый элемент И-НЕ, один вход

которого является третьим установочным входом блока управления, другой подключен к выходу элемента зажерж- ки, а выход соединен с одним входом

10

15

20

25

35А2258

второго элемента И-НЕ, другой вход которого подключен к входу пуска блока управления, прямой выход является вторым синхронизирующим выходом блока управления, а инверсный выход соединен с нулевым входом второго регистра сдвига, тактовый вход которого подключен к первому синхронизирующему входу блока управления,.а один информационный выход соединен с вторым входом третьего элемента И и с вторым входом четвертого элемента И, инверсный выход которого является третьим синхронизирующим выходом блока управления, третий регистр сдвига, тактовый вход которого подключен к второму синхронизирующему входу блока управления, информационный вход соединен с другим информационным выходом второго регистра сдвига, а ин- |формационные выходы соединены с вто- рым и третьим входами пятого элемента И, выход которого является четвертым синхронизирующим выходом блока управления, инвертор, вход которого подключен к первому синхронизирующему входу блока управления, а выход соединен с нулевым входом третьего регистра сдвига, второй триггер, нулевой вход которого подключен к второму синхронизирующему входу блока управления, тактовый вход соединен с четвертым информационньм выходом первого регистра сдвига, пятый информационный выход которого является пятым синхронизирующим выходом блока управления, единичный выход второго триггера подключен к третьему входу второго элемента И, выход которого является шестым синхронизирующим выходом блока управления, а нулевой выход соединен с информационным вхо- дом второго триггера и с третьим 45 входом первого элемента И, выход которого является седьмым синхронизирующим выходом блока, и третий триггер, единичный вход которого подключен к единичному выходу второго триггера, нулевой вход которого соединен с вторым синхронизирующим входом блока, а нулевой выход подключен к другому входу шестого элемента И, при этом четвертый информационный выход первого регистра сдвига соединен с синхронизирующим входом первого регистра, сдвига.

30

35

40

50

55

Составитель А.Романов Редактор Н,Тупица г Техред Л.Олийнык Корректор И. Эрдейи

Заказ 5696/45 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фа9.д

Изобретение относится к автоматике, в частности к устройству для считывания графической информации, .и может быть использовано в системах обработки графической информации. Цель изобретения состоит в повышении быстродействия устройства путем сокращения избыточности считьшаемой информации. Поставленная цель достига - ется путем считывания и вьщеления информации о граничных элементах изображения как по строкам, так и по столбцам, что обеспечивается введением первого регистра сдвига, соединенного с блоком преобразования видеосигнала и блоком управления, второго регистра сдвига, информационный вход которого подключен к блоку задержки, установочный и синхронизирующий входы соединены с блоком управления, а информа1щонные выходы подключены к одним информационным входам блока сравнения, другие информационные входы которого соединены с первым регистром сдвига. 1 з.п.ф-лы, 3 ил. (Л 00 ел ел