Телевизионное устройство для формирования двухградационного сигнала графических изображений Советский патент 1987 года по МПК H04N7/18 H04N5/14 

. Изобретение относится к технике телевидения и может быть использовано в цифровых телевизионных (ТВ) системах передачи изображений графи- ческих и текстовых документов по уз- кополосным каналам связи.

Цель изобретения - повышение точности передаваемого изображения путем повышения точности бинарного квантования телевизионного сигнала графических изображений.

На фиг. 1 представлена структурна электрическая схема ТВ устройства для формирования двухграда1щонного сигнала графических изобрад ений; на фиг. 2 - карта разбиения кадра изображения на фрагменты на фиг. 3 - по рядок считывания фрагмента изображения; на фиг. 4 - структурная электри ческая схема блока формирования сиг- нала фрагмента изобралсения; на фиг. 5 то же, формирователя адреса считывания; на фиг. 6 - то же, блока буферной памяти; на фиг. 7 - то же, формирователя двухградадионного сигнала; на фиг. 8 - то же, блока построения гистограммы; на фиг. 9 - то же, модового детектора; на фиг. 10 - то же, вычислителя.

Телевизионное устройство содержит датчик 1 ТВ сигнала, аналого-цифровой преобразователь (АЦП) 2, блок 3 формирования сигнала фрагмента изобра-

жения, блок 4 буферной памяти, форми- но в соответствии, с ТВ стандартом, рователь 5 двухградационного сигнала, а считывание - по фрагментам разме- формирователь 6 порогового уровня, ром 8x8 элементов (фиг. 2). Порядок вьшолненный в виде блока 7 построения гистограммы, модового детектора 8 и

вычислителя 9, и синхрогенератор 10, Аналого-цифровой преобразователь 2 может быть вьшолнен в виде последовательно соединенных фильтра ниж них частот, блока.фиксации уровня видеосигнала и собственно аналого- 1Щфрового преобразователя, например микросхемы типа 1107 ПВ1.

Блок 3 формирования сигнала фрагмента изображения (фиг, 4) содержит блок II ОЗУ, формирователь 12 сигналов RAS, CAS, WE, коммутатор 13 адресов, формирователи - адресов записи 14 и считывания 15.

Формирователь 15 адресов считывания (фиг. 5) содержит делители 16.- 18, регистр 19, счетчик 20, элемент ИЛИ 21, делитель 22, счетчик 23, регистр 24, счетчик 25.

ром 8x8 элементов (фиг« 2 считывания элементов в фрагменте ука зан на фиг. 3. Формирователь 14 адре са записи (фиг. 4) представляет собо 16-разрядный счетчик, причем первые 8 разрядов формируют адрес по строке а остальные 8 разрядов - адрес по столбцу.для микросхем блока I.

45 Формирователь 15 адресов считывания (фиг. 5) при размере кадра 256х х256 элементов работает следующим об разом.

Счетчик 20 формирует 8-разрядную

50 комбинацию адреса по строке. На его первый вход (счетньш) подается сигна тактовой частоты с выхода синхрогене ратора 10о После первых-восьми такто счетчик 20 сбрасывается в О сигна-

55 лом с выхода делителя 16. Таким образом, сформированы адреса по строке первых восьми элементов первой стро- . ки кадра, что соответствует восьми тактам второй строки фрагмента, таки

Блок 4 буферной памяти (фиг. 6) содержит блок 26 буферного ОЗУ, коммутатор 27 адресов, счетчик-формирователь 28 адресов записи и счетчик- формирователь 29 адресов считывания.

Формирователь 5 двухградационного сигнала (фиг„ 7) содержат входной регистр 30, компаратор 31 и скремб- лер 32 „

Блок 7 построения гистограммы (фиг. 8) содержит коммутатор 33, блок 34 ОЗУ, счетчик 35, элемент И 36 и сумматор 37,

Модовый детектор 8 (фиг. 9) содержит первый компаратор 38, регистр 39, элемент И 40 и второй компаратор 41; выход 42 является выходом модо- вого детектора 8.

Вычислитель 9 (фиг. 10) содержит входной регистр 43, сумматор 44, выходной регистр 45, регистр 46.

Устройство работает следующим образом.

ТВ сигнал с выхода датчика поступает на первый вход АЦП 2,- с выхода которого (преобразованный в цифровую форму) по 6-разрядной шине проходит на первый вход блока 3, Блок 3 представляет собой устройство памяти на кадр телевизионного изображения, выполненное на базе ,инамическик микросхем ОЗУ емкостью 64 Кбит, причем запись в память производится постоян-

но в соответствии, с ТВ стандартом, а считывание - по фрагментам разме- ром 8x8 элементов (фиг. 2). Порядок

ром 8x8 элементов (фиг« 2 считывания элементов в фрагменте указан на фиг. 3. Формирователь 14 адреса записи (фиг. 4) представляет собой 16-разрядный счетчик, причем первые 8 разрядов формируют адрес по строке, а остальные 8 разрядов - адрес по столбцу.для микросхем блока I.

Формирователь 15 адресов считывания (фиг. 5) при размере кадра 256х х256 элементов работает следующим образом.

Счетчик 20 формирует 8-разрядную

комбинацию адреса по строке. На его первый вход (счетньш) подается сигнал тактовой частоты с выхода синхрогене- ратора 10о После первых-восьми тактов счетчик 20 сбрасывается в О сигна-

лом с выхода делителя 16. Таким образом, сформированы адреса по строке первых восьми элементов первой стро- ки кадра, что соответствует восьми тактам второй строки фрагмента, таким

же, как и для первой строки, однако после восьмого такта по сигналу делителя 16 срабатывает на один такт счетчик 25, который формирует адрес по столбцу для блока 11. После каждого цикла делителя 16 частоты на 8 срабатывает делитель 18, 8-разрядный вькод которого соединен с установочным входом счетчика 20. При этом после окончания считывания фрагмента состояние делителя 18 увеличивается на 8, Это состояние может быть передано на установочные входы счетчика 20 только после разрешающего сигнала поступающего на второй вход регистра 19 с выхода делителя 17.

Таким образом, по окончании го фрагмента счетчик 20 начинает счет с состояния 8, а счетчик 25 этим же сигналом возвращается в состояние О. Далее циклы повторяются до окончания первых 64 фрагментов, что соответствует первым восьми строкам полного кадра изображения.

По окончании считывания 64-го фрамента, т.е. после считывания последнего элемента восьмой строки полного кадра изображения, состояние счетчика 25 увеличивается на 8, так как разрешающий сигнал с выхода переноса делителя 18 разрешает задачу на установочные входы счетчика 25 состояния выхода счетчика 23, который за время считывания первых 64 фрагментов восемь раз срабатывает от выходного сигнала делителя 22. В этот же момен делитель 18 устанавливается в состояние О сигналом с выхода элемента ИЛИ 21. Начинается считывание по указанному вьппе алгоритму очередных 64 фрагментов, по окончании которого состояние счетчика 25 увеличивается еще на 8, и так далее до прихода на вход элемента ИЛИ 21 кадрового синхро- импульса считывания с соответствующего выхода синхрогенератора 10, который приводит всю схему в исходное положение.

С выхода блока 3 отсчеты сигнала подаются на первый вход блока 4 буферной памяти и на первый вход формирователя 6. Блок 4 (фиг. 6) предназначен, во-первых, для задержки содержимого фрагмента изображения на вре

мя, необходимое для анализа с целью формирования порогового уровня (такой анализ выполняет формирователь 6), а во-вторых, для формирования

10

20

25

5

3562604

такой скорости считывания из буферного ОЗУ, которая была бы согласована с параметрами представляемого канала связи. Особенностью работы блока 4 является то, что содержимое нечетных, начиная с первого и четных, начиная с второго фрагментов изображения, размещается в разных областях ОЗУ, что реализуется подачей на седьмой адресный вход блока 26 уровня О при записи и считывании нечетных фрагментов и уровня 1 при записи и считывании четных фрагментов.

Отсчеты сигнала фрагмента с выхода блока 4 поступают на первый вход формирователя- 5 (фиг. 7). Входной регистр 30 предназначен для фазирования разрядов отсчетов сигнала. Компаратор 31 предназначен для формирования одноразрядного сигнала графи- ческого изображения с пороговым уровнем формирователя 6. Скремблер 32 выполнен как рекуррентная линия задержки на регистрах сдвига и предназначен для перемешивания выходного сигнала с целью обеспечения возможности выделения тактовой частоты на приемной стороне.

При считывании содержимого фрагмента изображения из блока 3(фиг. 8) отсчеты сигнала через коммутатор 33 подаются на адресный вход блока 34 ОЗУ. Циклы записи и считывания в блоке 34 сформированы так, что во время первой половины тактового интервала частоты считывания f происходит считывание из блока 34 содержимого ячейки, адрес которой удерживается на первом входе в течение

30

35

40

50

55

тактового интервала f,-, , а во вторую-, половину тактового интервала происходит запись в блок 34 в ячейку с тем же адресом. Так как информационный вход блока 34 соединен с выходом сумматора, который добавляет единицу к содержимому данной ячейки памяти, считанному в первую половину тактового интервала, то к концу счи- тывания фрагмента из блока 3 в ячейках, адреса которых соответствуют наиболее вероятным уровням сигнала во фрагменте, находятся наибольшие числа. Таким образом, к концу считывания фрагмента из блока 3 в блок 4 и формирователь 6 в блоке 34 формируется гистограмма яркостей фрагмента, для считывания которой достаточно с помощью коммутаторов 33 подключить адресный вход блока 34 к выходу счетчика 35, работающего в режиме обратного счета.

Анализ гистограммы вьтолняет мо- довьй детектор 8. После того как в блоке 7 формируется гистограмма, т.е после записи в блок 34 последнего отсчета фрагмента изображения, комму™ татор 33 под действием управляющего сигнала с выхода синхрогенератора 10 подает на первьш вход блока 34 сиг нал с выхода счетчика 35, работающего в режиме обратного счета от 64 до 1. Значение гистограммы поступают на первьй вход первого компаратора 38 (фиг. 9), на второй вход которого подаются те же значения, но задержан™ ные на один такт регистром 39. В момент, когда сигнал на первом входе первого компаратора 38 становится меньше сигнала на втором входе, первый компаратор 38 классифицирует это

как локальный максимум гистограммы;

II t ti

на его выходе появляется сигнал длительностью в один такт. Одновременно с этим задержанный регистром 39 отсчет гистограммы поступает на первый вход второго компаратора 41, на второй вход которого подаются фик- сированные значения уровня детектирования гистограммы (экспериментально выбраны значения от 1 до 6),. Сравнение отсчетов гистограммы с заранее заданными фиксированными значениями позволяет повысить помехоустойчивость работы модового детектора 8. Если значение локального максимума гистограммы больше установленного на втором входе второго компаратора 41, то он выдает сигнал 1 длительностью в один такт на второй вход элемента И 40. При совпадении сигналов -на входах элемента И 40 на его выходе 42 образуется сигнал, который поступает на управляющий вход входного регистра 43 вычислителя 9 (фиг. 10)„ На второй вход регистра 43 поступают значения сигнала с выхода счетчика 35 блока 7. В момент прихода сигнала на управляющий вход .входного регистра 43 на его выходе фиксируется уровень сигнала, .соответствующий локальному .мак симуму гистограммы. Если этот максимум (мода) гистограммы был первым по счету, то на выходе сумматора 44 образуется сигнал, равньш сумме значений сигнала на первом входе и сигнала на втором входе, причем в момент

5

о о 5 g g

фиксации первой моды сигнал на втором входе сумматора 44 равен нулю, так как в начале процесса анализа гистограммы регистр 46 имеет нулевое состояние. Таким образом, после прихода первого управляющего импульса, обозначающего на шчие первой моды, что при принятбм режиме обратного счета счетчика соответствует моде белого,, на выход ; сумматора 44 будет сигнал, равный сигнгшу на первом входе. После того К..К модовый детектор 8 фиксирует второй моды, сумматор 44 произво;ит сложение уровня, соответствующего второй моде (на первом входе), с уровнем, соответствующим первой моде (на втором входе), и на его выходе появляется сигнал, равный сумме значений уровней сигна- па, соответствуюиих первой и второй ячодам. Так как шнна, соединяющая выход сумматора 44 с входом выходного регистра 45, сдвинута на один разряд в сторону старшего разряда делителя 16, то в момент окончания считывания очередного фрагмента из блока 4 на выходе выходного регистра 45 фиксируется значение сигнала, равное половине сигнала на выходе сумматора 44, т.е. полусумма значений сигнала, соответствующих м )дам белого и черного „ Сигнал на выходе выходного регистра 45 удерживается в течение всего времени считывания содержимого фрагмента изображения из блока 4. Уровень этого сигнала явля;ется пороговым уровнем для квантования сигнала полутонового изображения на два уровня, который рассчитывается не по пиковым значениям сигнала в фрагменте, а по наиболее вероятны«i значениям (модам гистограммы яркостей), т,е, с учетом статистики распределения яркостей, что позволяет пов.сить точность квантования,

Формула и :5 обретения

Телевизионное ; ст юйство для формирования двухгра,1ационного сигнала графических изобр.шений, содержащее последовательно С1)единенные .датчик телевизионного си: нала, аналого-цифровой преобразователь, блок формирования сигнала фра мента изображения, блок буферной и формирователь двухградационного сигнала, второй вход которого coe ;инeн с выходом формирователя порогового уровня, сигналь- ньп1 вход которого соединен с выходом блока формирования сигнала фрагмента изображения, при этом выход датчика телевизионного сигнала соединен с входом синхрогенератора, первый, второй, третий и четвертый выходы которого -соединены с входами синхронизации аналого-цифрового преобразователя, блока формирования сигнала фрагмента изображения, блока буферной памяти и формирователя порогового уровня, отличающееся тем, что, с целью повьппения точности

передаваемого изображения путем повы

62608

шения точности бинарного квантования телевизионного сигнала графических изображений, формирователь порогового уровня выполнен в виде последовательно соединенных блока построения гистограммы, модового детектора и вычислителя, причем второй выход блока построения гистограммы соединен с вторым входом вычислителя, первый вход блока построения гистограммы является сигнальным входом формирователя порогового уровня, а второй вход является входом синхронизации, при этомвыход вьиислителя является выходом формирователя порогового уровня.

5

10

16

N

М

фиг.2

фие.

фиг.З

Изобретение обеспечивает повышение точности передаваемого изображения путем повышения точности бинарного квантования телевизионного сигнала (ТЕС) графических изображений. Устр-во содержит датчик 1 ТВС, АЦП 2, блок 3 формирования сигнала фрагмента изображения, блок буферной памяти (ББП) 4, формирователь 5 двухграда- цйонного сигнала, формирователь 6 порогового уровня (ПУ), состоящий из Фа- г блока 7 построения гистограмм, модо- вого детектора 8 и вычислителя 9, и синхрогенератор 10. Запись ТВС сдатчика 1 в блок 3 производится постоянно в соответствии с телевизионным с;1тандартом, а считывание из него - ПО фрагментам размером 8x8 элементов. Считанные из блока 3 отсчеты ТВС поступают в ББП 4 для задержки на время, необходимое для формирования ПУ, а также для согласования скорости считывания из него с параметрами канала связи. К концу считывания фрагмента изображения из блока 3 в ББП 4 в блоке 7 будет сформирована гистограмма яркостей фрагмента. Анализ гистограммы осуществляет модовый детектор 8. Вычислитель 9 определяет полусумму значений сигнала, соотв. модам белого и черного. Эта величина явля-ется ПУ для квантования сигнала полутонового изображения на два уровня. Она рассчитывается не по пиковым значениям сигнала в фрагменте, а по наиболее вероятным значениям (модам гистограммы яркостей). Точность повышается за счет выполнения блока 6. Поясняется работа блоков 3- 9. 10 ил. $ сл со сл О5 ю 05