Устройство для измерения длительности фронтов импульсов Советский патент 1987 года по МПК G01R29/02 

Изобретение относится к электроизмерительной технике и может быть иснользова- но для измерения длительности фронтов импульсов.

Целью изобретения является расширение функциональных возможностей за счет измерения как длительности нереднего фронта, так и длительности заднего фронта имнульса, а также унрощение схемы лфеобразования длительности имнульса в последовательность счетных имнульсов.

На чертеже нредставлена структурная схема предлагаемого устройства.

Устройство состоит из подстроенных резисторов 1, включенных между шиной напряжения питания и входами соответствующих триггеров 2, выходами соединенными с входами двоичного сумматора 3, выход которого соединен с входом распределите- , 4 имнульсов, канала измерения длительности нереднего фронта и канала измерения длительности заднего фронта импульса, каждый из которых состоит из фор- мир015ателя 5 импульсов, входом соединен- ;пого с соответствуюнщм выходом распреде- лпте. 1Я 4 нмиульсов, первого элемента ИЛИ 6, первым входом соединенного с выхо.аом формирователя 5, линии 7 за.аержки, входом соодннсиной с входом первого эле- itMrra ИЛИ 6, отводами соеднненной с входами второго элемента ИЛИ 8, а выходом соединенной с п-м входом элемента ИЛИ 8 и с вторым входом первого эле- менга ИЛИ 6, элемента И 9, первы.м входом соеднненного с входом фop п poвaтe- ля 5 .льcoв, вторым входом соединен- ною с выходом второго элемента ИЛИ 8, а выходом - с входо.м счетчика 10, диодного и1П()ратора 11, входами соединенного с вьгходами счетчика 10, а выходом - с входом блока 12 индикации.

Устройство работает следуюн1им образом.

Измеряемый нмпульс поступает на вхо- тр1птеров Шмитта 2, один из которых с 11ОМОН1ЫО подстроенных резисторов 1 па- строен на нижний уровень срабатывания, а дру| ой i;a верхний уровень срабатывания. С выходов триггеров 2 имнульсь длительностью, равной зре.менп нревышения нанря- ження нзмеряе.мого имиульса над соответ- CTByioHU-iMH ypoвпя п срабатывания триг- 1 еров 2, подаются на вход двоичного сумматора 3, который производит операцию сложенпя по модулю два. В результате на выходе сумматора 2 появляются импульсы с длительностями, равными переднему п заднему фронтам измеряемого пмнульеа. С выхода сумматора 3 эти имнульсы поступают па распределитель 4 и.миульеов, на нервом выходе которого вырабатывается имнульс tn.cf.p с длительностью, равной переднему фронту измеряемого имнульса, а на втором вырабатывается имнульс 1зф.р с длительностью, равной задне.му фронту из.меряемого и.мпу.тьса. Эти ИМПУЛЬСЫ поступают на вхо

ды каналов измерения переднего и заднего фронтов соответственно, схемы которых идентичны.

С выхода раснределителя 4 импульсов

импульс поступает на вход формирователя 5 импульса, который выделяет короткий имну.тьс з, совменденный с началом и.м- пульса tn..p (tjtpp ) и отвечаюш.ий условию 1-Х t.p (t,.,p ). С выхода формирователя 5 импульсов этот короткий импульс посту- пает на вход элемента ИЛИ бис его выхода на вход линии 7 задержки, появляясь зате м на каждом ее отводе. Эти имиульеы последовательно поступают на соответствую- пдие входы элемента 8, с выхода которого они подаются на второй вход эле.мен- та И 9, на нервый вход которого нодан стро- бируюш,11Й импульс lii.ii.r (I, ii)j).), а с выхода э.темепта И 9 счетные импульсы поступают на вход счетчика 10, с выходов которого информация о длительности переднего фронта

0 (заднего) в параллельном коде поступает па вход диодного П1ифратора 11, а затем отображается на блоке 12 ипднкации. Если длительность импульса i (1з.фр) превышает за;1ержку, обеспечиваемую линией 7 задерж- ки, то импульс t., с выхода линии 7 задержки поступает на ьто-рой вход элемента ИЛИ 5 и процесс продолжается.

Формула изобретения

Q Устройство для измерения длительности фронтов импульсов, содержащее два иод- строечных резистора, включенных между пт- ной напряжения питания и входами первого п второго триггеров, формирователь имнульса, выход которого соединен с первым

входом первого элемента ИЛИ, выходом сое.- диненного с входом линии задержки, а вторым входом - с выходом линии задержки, диодный шифратор, входы которого соединены с выходами счетчика импульсов, а выход - с входом блока индикации, от0

личающееся тем, что, с целью расширения

функциональных возможностей и унроиления схемы преобразования длительностп импульса в последовательность счетных импульсов, оно снабжено двоичным сумматором,

распределителем импульсов, вторым элементом ИЛИ, элементом 1--I и каналом измерения длительности заднего фронта импульса, аналогичным схеме канала измерения длительности переднего фронта импульса, причем вход распределителя импульсов

0 соединен с выходом сумматора, входы которого соединены с соответствующими выходами триггеров, первый выход раснредели- те.тя импульсов соединен с входо.м формирователя имнульсов канала измерения дли- , тельности передпего фронта импульса, яв5 ляющегося также входом канала измерения длительности переднего фронта импульса и соединенного с первым входом элемента И, выход которого соедин(н со счетчиком, а

,- 1357878.

J4

Btopofi вход соединен с выходом второгодержки, а второй выход распределителя

элемента ИЛИ, п-1 входами соединенного симпульсов соединен с входом канала изсоответствующими отводами линии задерж- мерения длительности заднего фронта имки, а п-м входом с выходом линии за-,пульса.

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах измерения параметров импульсов. Цель изобретения - расширение функциональных возможностей - достигается за счет измерения как длительности переднео фронта, так и длительности заднего фронта импульса. Для этого в устройство дополнительно введены двоичный сумматор 3, распределитель 4 импульсов, второй элемент ИЛИ 8, элемент И 9 и канал измерения длительности переднего фронта импульса, выполненный аналогично каналу измерения заднего фронта импульса, который состоит из формирователя 5 импульсов, первого элемента ИЛИ 6, линии 7 задержки, второго элемента ИЛИ 8, элемента И 9, счетчика 10, диодного дешифратора 11 и блока 12 индикации. На чертеже также показаны два подстроечных резистора 1, включенных между шиной напряжения питания и входами триггеров 2. Информация о длительности переднего или заднего фронта импульса в параллельном коде поступает на вход диодного -дешиф- § ратора 11 и затем отображается на блоке 12 л л индикации. 1 ил. СО ел 00 00