Устройство для определения квантилей случайного процесса Советский патент 1988 года по МПК G06F17/18 

СЛ

iifff

со о

СП

со ел

Устройство содержит блок 1 сравнения, триггер 2 Шмитта, элементы И 3-9, 20, элементы ИЛИ 10, 11, элемент НЕ 12, триггеры 13, 14, реверсивный счетчик 15, преобразователь 16 код- напряжение, генератор 17 тактовых импульсов, делители 18, 19 частоты, блок 21 задания значений квантилей, блок 22 формирования кодов чисел p-k и (1-p)k, преобразователи 23, 24 десятичного кода в двоично-десятичный, преобразователь 25 двоично-десятичного кода в двоичный, шифратор 26. В устройстве использованы делители частоты, переменными коэффициентами деления которых являются целые числа. При этом не возникают дополнительные шумы дробности и упрощается их техническая реализация. Устройство эффективно для определения уровня случайного сигнала, относительно которого случайный процесс находится ниже определенного процента времени наблюдения. 1 ил.

Изобретение относится к автоматике и вычислительной технике и предназначено для определения статистических характеристик случайных процессов, в частности для определения медианы, квантилей и математического ожидания непрерывных случайных эрго- дических процессов. Цель изобретения - повьшение точности устройства.

1

Изобретение относится к автоматике и вычислительной технике и предназначено для определения статистических характеристик случайных процессов, в частности, для определения медианы, квантилей и математического ожидания непрерывных случайных эргодических процессов.

Цель изобретения - повышение точ- ности устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 сравнения, триггер 2 Шмитта, первый 3, второй 4, третий 5, четвертый 6, пятый 7, шестой 8 и седьмой 9 элементы И, первьш 10 и второй 11 элементы ИЛИ, элемент НЕ 12, первый 13 и второй 14 триггеры, реверсивный счетчик 15, преобразователь 16 код- напряжение, генератор 17 тактовых импульсов, делитель 18 частоты, дополнительный делитель 19 частоты, дополнительный элемент И 20, блок 21 за Дания значений квантилей, блок 22 формирования кодов чисел p.k и (l-p). содержит преобразователи 23 и 24 десятичного кода в двоично-десятичньш, преобразователь 25 двоично-десятич- ного кода в двоичный шифратор 26.

Устройство работает следующим образом.

Случайный процесс x(t) подается на вход блока 1 сравнения, где проис- ходит сравнение x(t) С опорным напряжением, полученным с выхода преобразователя 16. Так как в начальный момент напряжение на выходе преобразователя 16 равно, нулю, то x(t) прямо поступает на вход триггера Шмитта 2. Для определенности допустим, что x(t) имеет положительное (или отрицательное) мгновенное значение, тогда на единичном выходе триггера Шмитта 2 появляется логический сигнал 1 (О), который подается на вход элемента И 3 (4). Так как реверсивный счетчик 15 в начальный момент находится в нулевом состоянии, на выходе элемента И 7 имеется логический сигнал 1, который вместе с сигналом 1 с прямого (инверсного) выхода триггера Шмитта 2 дает на выходе элемента И 3 (4) сигнал, который устанавливает первый триггер 13 в 1 (О). Сигнал на выходе элемента И 7 через элемент ИЛИ 10 устанавливает счетчик 15 в режим сложения, а также второй триггер 14 в 1. Сигнал 1 с единичного выхода второго триггера 14 поступает на вход седьмого элемента И 9 и открьшает его. Одновременно с этим логический сигнал О с нулевого выхода второго триггера 14 поступает на вход шестого 8 и вход дополнительного 20 элементов И, закрывая их.

Импульс от генератора 17, пройдя открытый элемент И 9 и элемент ИЛИ 11 поступает на счетный вход счетчика 15 и записьшает в счетчике 13 1. Это запирает элемент И 7 и снимает разрешеине с элементои 3, А и 10, но к этому времени первый триггер 13 уже находится в единичном (нулевом) состоянии и вместе с триггером 2, который тоже находится в единичном (нулевом) состоянии, образует на выходе элемента И 5 (6) сигнал, который через элемент ШШ 10 подается на вход суммирования счетчика 15. Содер- жимое счетчика 15 возрастает и наступает момент, когда на счетчик 15 поступает 2 импульсов и в младшем разряде из старших m разрядов счсгчи ка 15 появляется цифра 1, которая подается на вход преобразователя 16, на выходе которого вырабатывается единичная ступень опорного напряжения соответствующей полярности V , Эта ступень напряжения подается HI вход блока 1 сравнения. Процесс дальше продолжается аналогично описанному, только с той разницей, что на вход триггера 2 уже подается входной сигнал x(t)-L ,,p вместо x(t). Появле- ние О на выходе элемента И 7 не вызывает изменение состояния второго триггера 14, поэтому описанньш процесс нарастания (по абсолютно величине) и.,., происходит при принуди- тельной подаче на счетный вход счетчика 15 импульсов максимально возможной частоты, формируемой на выходе генератора 17 .

Как только x(t:)-Up, поменяет знак в рассматриваемом слу-чае станет отрицательным (положительным), триггер 2 перебрасывается в противоположное состояние, сни 1ается разрешение с элемента 5 (6), с входа элемента ИЛИ 10 и с выхода элемента НЕ 12 сигнал 1 поступает на вход вычитания счетчика 15. Этот же сигнал подается на вход установки в нулевое состояни второго триггера 14, с нулевого вы- хода которого сигнал 1 поступает на вход шестого 8 и вход дополнительного 20 элементов И, открывая их. На единичном выходе второго триггера появляется О, который закрывает седьмой элемент И 9. В дальнейшем управление работой элементов И 8 и 20 осуществляется логическими лами, поступающими с выходов элемент ШШ 10 и элемента НЕ 12 .

Рассмотрим три режима работы устройства.

Режим 1. Определение медианы - квантили порядка ,50.

На выходах первого преобразовател десятичного кода в двоично-десятичный формируется параллельный код 0101, т.е. 5, а на выходах второго преобразователя десятичного кода в двоично-десятичный формируется 000, т.е. О. На выходах преобразователя двоично-десятичного кода в двоичный формируется двоичный код, соответ- сти у ющий цифре p.k 50, т.е. 0110010. Эт(1Т код поступает на входы зада ме коэффициента деления делителя 18 час , устанавливая коэф( дсмения равным k(50. В кодопреобразователе осушестпляется формирова- iine двоичного ко/ia, соответствующего числу ( l-pl,k k-p., т.о. 0110010 Этот код поступает на вход задания коэффициента деления допо.гшительного делителя 19 частоты, устанав..аивая ег коэффициент деления . При этом на счетный вход счетчика 15 поступают импульсы одной и той же ч.1стоты. Ксли значеппе медианы процесса поло- Ж1 тельно, то режим сложения по време 1П преобладает над временем вычпта} и и содержимое ш старших разрядов счет ч;:ка 15 возрастает до тех пор, пока содержимое этих разрядов не станет равным зпаче1И1ю медианы. Когда наступает равенство, т.е. алгебраическая сумма количества импульсов N, гюсту- пающих на счетчик 15, колеблется в диапазоне , содержимое m старших разрядов не меняется.

Режим 2. Определение квантили Р -0,5, например ,25.

На выходах первого преобразовател десятичного кода в двоично-десятич- НЬ1Й формируется параллельный двоич- код 0010, т.е. 2, а на выходах второго преобразователя десятичного кода в двоично-десятичный формируется 0101, т.е. 5. На выходах преобразователя двоично-дестичного кода в двоичный формируется двоичный параллельный код, соответствующий числу p., т.е. 0011001. Коэффициент деления делителя частоты устанавливается рав}1ым . В кодопреобразователе осуществляется формирование двоичного кода, соответствующего числу (1-p).., т.е. 1001011. 3 ; от код поступает на вход дополнительного делителя 19 частоты, устанавливая его коэффициент деления . При этом на счетный вход счетчика 15 в режиме вычитания поступает

импульсная послецовательнс1сть с частотой fr :25 с выхода делителя 18 частоты. Это обеспечивается подачей сигнала 1 с выхода элемента Hf 12 (в режиме вычитания) на вход шестого элемента Pi 8, который (вместе с 1 с нулевого выхода второго триггера 14) открьшает его. В режима суммирования логический сигнал 1 с выхода первого элемента ИЛИ 10 поступает на вход дополнительного элемента И 20 и (вместе с 1 нулевого выхода второго триггера 14) открывает ei o. На счетный вход счетчика 15 поступает импульсная последовательность с частотой fр : 75 .

В установившемся режиме код m старших разрядов реверсивного счетчика 15 дает оценку квантили ,25.

Режим 3, Определение квантили ,5, например ,85.

На выходах блока формирования p.k и (l-p).k кодов 22 формируются двоичные параллельные коды, соответствующие p., т.е. 1010101, и (1-p)., т.е. 0001111. Эти коды устанавливают коэффициенты деления делителя 18 частоты и дополнительного делителя 19 частоты соответственно равньм k,85 и k,15 (заметим, что k, всегда равно k, или k,+ki ). При этом на счетный вход счетчика 15 в режиме вычитания поступает более низкая частота, чем в режиме суммирования. В остальном устройство работает аналогично режиму 2 Формула изобретения

Устройство для определения квантилей случайного процесса, содержащее блок сравнения, триггер Шмитта, два триггера, семь элементов И, два элемента ИЛИ, элемент НЕ, преобразователь код-напряжение, реверсивный

счетчик, генератор тактовых импульсов, мента ИЛИ, выход которого соединен со

делитель частоты и блок задания значения квантили р, причем первый вход блока сравнения является первым информационным входом устройства, второй вход блока сравнения соединен с выходом преобразователя код-напряжение, выход блока сравнения подключен к входу триггера Шмитта, единичный выход которого соединен с первыми входами первого и второго элементов И, а нулевой выход триггера Шмитта соединен с первыми входами третьего и четвертого элементов И, второй вход первого элемента И соединен с вто50

55

счетным входом реверсивного счетчика, отличающееся тем, что, с целью повьшения точности, в него введены дополнительный делитель частоты, дополнительный элемент И, блок формирования кодов чисел p.k и (1-р)k (где р - значение квантили, натуральное число, k-/0 , максимальное значение коэффициента деления делителя частоты и дополнительного делителя частоты, 1 - натуральное число), содержащий 1 преобразователей десятичного кода в двоично-десятичный, преобразователь двоично-десятичного ко0

5

0

рым входом третьего элемента И и подключен к выходу пятого элемента И, выходы первого и третьего элементов И подключены соответственно к входам установки в 1 и в О первого триггера, единичный и нулевой выходы которого соединены соответственно с вторыми входами второго и четвертого элементов И, выходы второго, четвертого и пятого элементов И подключены к первому второму и третьему входам первого элемента ИПИ соответственно, выход которого соединен с входом суммирования реверсивного счетчика, вход вычитания которого соединен через элемент НЕ с выходом первого элемента ИЛИ, входы пятого элемента И соединены с выходами нулевого значения соответствующего разряда реверсивного счетчика, вход первого разряда преобразования код - напряжение соединен с единичным выходом первого триггера, вход i-ro разряда (,3,..., 5 (iti+1), где m - заданная разрядность кода квантили) преобразователя код - напряжение соединен с единичным выходом (n+i)-ro разряда (п - заданная разрядность округления кода квантили, натуральное число) реверсивного счетчика, выход элемента НЕ соединен с входом установки в 1 второго триггера, вход установки в О которого соединен с выходом пятого элемента И, инверсный выход второго триггера соединен с первым входом шестого элемента И, второй вход которого соединен с выходом делителя частоты, информационный вход которого соединен с выходом генератора тактовых импульсов и с первым входом седьмого элемента И, выходы шестого и седьмого элементов И соединены соответственно с первым и вторым входами второго эле0

5

0

0

5

счетным входом реверсивного счетчика, отличающееся тем, что, с целью повьшения точности, в него введены дополнительный делитель частоты, дополнительный элемент И, блок формирования кодов чисел p.k и (1-р)k (где р - значение квантили, натуральное число, k-/0 , максимальное значение коэффициента деления делителя частоты и дополнительного делителя частоты, 1 - натуральное число), содержащий 1 преобразователей десятичного кода в двоично-десятичный, преобразователь двоично-десятичного ко

да в двоичный и шифратор, причем разрядные входы преобразователей десятичного кода в двоично-десятичный являются входами задания значений соответствующих десятичных разрядов блока формирования кодов чисел p.k и (l-p) k, разрядные выходы преобразователей десятичного кода в двоично- десятичный соединены с соответствующими разрядными входами преобразователя двоично-десятичного кода в двоичный, разрядные выходы которого соединены с разрядными входами шифратора и являются разрядными выходами кода p«k блока формирования кодов чисел p-k и (l-p).k, разрядные выходы шифратора являются разрядными выходами кода (1-p) k блока формирования кодов чисел p-k и (l-p)fk, разрядные выходы блока задание значения квантили соединены с входами задания значений соответствующих десятичных

0

0

5

разрядов блока формирования кодов p.k и (1-p) k, разрядные выходы кода p.k и кода (1-p)«k которого соединены соответственно с входами задания коэффициента деления делителя частоты и дополнительного делителя частоты, информационный вход которого соединен с выходом генератора тактовых импульсов, выход дополнительного делителя частоты соединен с первым входом дополнительного элемента И, второй вход которого соединен с входом суммирования реверсивного счетчика, вход вычитания которого соединен с третьим входом шестого элемента И, инверсный выход второго триггера соединен с третьим входом дополнительного элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, прямой выход второго триггера соединен с вторым входом седьмого элемента И.