Микромощный логический инвертор Советский патент 1988 года по МПК H03K19/08 

О/У

ог«

о л

Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем. Изобретение обеспечивает расширение функциональных возможностей устройства путем расщепления управляющих входов. Устройство содержит транзисторы 1-4 первого типа проводимости, транзисторы 5-8 второго типа проводимости, входы 9-12, выходы 13 и 14, шину 15 питания. Инвертор может быть изготовлен методом планар- ной полупроводниковой технологии или тонкопленочной технологии. Топология изготовления транзисторов гребенчатая. Геометрические размеры транзисторов 2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирующих примесей в полупроводнике областей базы. -Размеры транзисторов 1,3 и 5, 7 могут быть в пять - десять раз меньше размеров транзисторов 2,4 и 6,8, поскольку через них протекают значительно меньшие токи. 1 ил. s

1

Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем.

Цель изобретения - расширение функциональных возможностей путем обеспечения расщепления управляющих входов.

На чертеже приведена принципиальная схема микр омощного логического инвертора.

Микромощный логический инвертор содержит первый 1, второй 2, пятьш

3и шестой 4 транзисторы первого типа проводимости, третий 5, четвертый 6, седьмой 7 и восьмой 8 транзисторы второго типа проводимости, базы транзисторов 1,3,5,и 7 соединены соответственно с первьм 9, вторым 10,третьим 11 и четвертым 12 входами, коллекторы транзисторов 2,3 и 5 соединены с первым выходом 13, коллекторы транзисторов 1,6 и 7 соединены с вторым выходом 14, эмиттеры транзисторов 1,3,5 и 7 соединены с базами соответственно транзисторов 2,4,6 и 8, коллекторы транзисторов

4и 8 подключены соответственно к базам транзисторов 1 и 5, эмиттеры

транзисторов 2 и 4 соединены с общей шиной, а эмиттеры транзисторов 6 и 8 подключены к шине 15 питания.

Микромощный логический инвертор работает следующим образом.

Рассмотрим вначале упрощеяньш режим работы предлагаемого устройства с закрытыми транзисторами 3,4,7,8, что обеспечивается подачей уровней логического О на вход 10 и логической 1 на вход 12 устройства. В статическом режиме работы здесь возможны два логические состояния инвертора (приемлемые для работы), зависящие от величины входных уровней напряжения. При поступлении уровней логического О на входы 9 и 11 транзисторы 1-й 2 закрыты, -а транзисторы 5 и 6 открыты. Тогда на выходе 14 устройства присутствует высокий уровень напряжения логичес,кой 1, причем по этому выходу это состояние обеспечивается током, протекающим через транзистор 6, На выходе 13-также высокий уровень напряжения логической 1, несколько меньший по величине, чем первый , причем это состояние по данному выходу током не обеспечивается, поскольку через транзисто 5

653522

протекает ток, значительно меньший, чем у транзистора 6. Здесь необходимо отметить, что вход 9 в этом сос- g тоянии нет необходимости обеспечивать током, в то время как вход 11 должен быть обеспечен определенным значением (хотя и очень малым) входного тока, чтобы обеспечить открытое

0 состояние транзисторов 5 и 6,

При поступлении уровня логической 1 на входы 9 и 11 устройства транзисторы 6 и 5 закрываются. Тогда на выходе 13 устройства будет низГ кий уровень напряжения логического О, обеспеченньй током открытого транзистора 4, а на выходе 14 также будет низкий уровень напряжения логического О, не.сколько высший первого и

0 уже не обеспеченный током, поскольку Ток коллектора транзистора 1 значительно меньше, чем ток коллектора транзистора 2,.В этом состоянии по входу 11 нет необходимости в обеспе5 чении его током, .в то время как по входу 9 такое обеспечение необходимо для нормальной работы транзисторов 1 и 2,

Таким образом, в предлагаемом

0 устройстве реализована функция расщепления входов и выходов по их обеспеченности токами для различных логических уровней напряжений. Так, например, к выходу 14 необходимо под2 ключать базу транзистора первого типа проводимости, а к выходу 13 - базу транзистора второго типа проводимости. Аналогичным образом вход 9 должен быть подключен к коллекто0 РУ транзистора второго типа проводимости, чтобы обеспечить их надежное отпирание,

В режиме переключения с одного логического состояния в другое иск5 лючена ситуация прохождения сквозного тока через открытые транзисторы 2 и 6. К напряжению питания , , прикладываемого к шине 15, предъяв-.:- ляется одно требование, чтобы оно

g не превьшхало суммарную величину пороговых напряжений U транзисторов 1,2 и 5,6;

u,,U,, + и, + LV + и, -2 в.

Т2

Т6при котором эти транзисторы еще работают на экспоненциальном участке ВАХ,

Расширение функциональных возможностей инвертора обеспечивается

транзисторами 3,4,7 и 8, которые могут запретить изменение выходных ео стояний транзисторов 2 и 6. Так, например, при открытых транзисторах 1 и 2 подача высокого уровня логической 1 на вход 10 запирает эти транзисторы, поскольку вход 9 закорачивается ha общую шину малым соп- ротивлен ием открытого транзистора 4, Аналогично при открытых транзисторах 5 и 6 подача низкого уровня логической 1, на вход 12 обеспечивает надежное запирание транзисторов 5 и 6, поскольку вход 11 подключается тогда через малое сопротивление открытого транзистора 8 к шине 15 питания . Транзисторы 3,4 и 7,8 попарно включены по схеме Дарлингтона, причем их коллекторы соединены таким образом, чтобы обеспечить минимальное потребление энергии от ис- ч очника питания. Для нормальной работы устройства необходимо обеспечить, чтобы сопротивление открытых транзисторов 4 и 8 было значительно меньше, чем выходное сопротивление управляющих цепей.

Данньй инвертор предназначен для изготовления по штанарной полупроводниковой технологии или тонкопле- технологии. Топология изготовления транзисторов - гребенчатая Геометрические размеры транзисторов 2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирующих примесей в полупроводнике областей баз, В то же время геометрические размеры транзисторов 1,3 и 5,7, очевидно, могут быть в 5-10 раз меньше по отношению к транзисторам 2,4 и 6,8, поскольку

протекающие через них токи значительно меньше.

Формула изобретения

Микромощный логический инвертор, содержащий первый и второй транзисторы первого типа проводимости, база первого транзистора соединена с первым входом, змиттер - с базой второго транзистора, змиттер которого соединен с общей шиной, коллектор - с первым выходом и коллектором третьего транзистора второго типа проводимости, эмиттер которого подключен к базе четвертого транзистора второго типа проводимости, эмиттер которого соединен с шиной

питания, а коллектор подключен к второму выходу и коллектору первого транзистора, о тличающийся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены три входа, пятый и шестой транзисторы первого типа проводимости, седьмой и восьмой транзисторы второго типа проводимости, база пятого транзистора соединена с вторым входом, коллектор - с первым выходом, а эмиттер - с базой шестого транзистора, эмиттер кото- рого соединен с общей шиной, а коллектор - с первым входом, база

третьего транзистора соединена с

третьим входом, база седьмого транзистора соединена с четвертым входом, коллектор - с вторым выходов, а эмиттер - с базой восьмого транзистора, коллектор которого соединен с третьим входом, а змиттер подключен к шине питания.