Устройство для задержки прямоугольных импульсов переменной амплитуды Советский патент 1988 года по МПК H03K5/13 

(21)4104236/24-21

(22)05.08.86

(46) 30.01.88. Бюл. № 4

(72) В.И.Васильченко и К.Н.Намитниченко

(53)621.374(088.8)

(56)Авторское свидетельство СССР № 790211, кл. Н 03 К 5/13, 1978.

Авторское свидетельство СССР № 1195434, кл. Н 03 К 5/13, 1984.

(54)УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ ПЕРЕМЕННОЙ АМПЛИТУДЫ

(57)Изобретение относится к импульсной технике и может быть использовано в различных устройствах цифровой вычислительной и измерительной техники для задержки разнополярных импульсов переменной амплитуды. Целью изобретения является повьшение паредачи амплитуды входных импульсов при сохранении их длительности.Устройство содержит масштабный блок 1, п-разрядный аналого-цифровой преобразователь 2, п-разрядный регистр 3, п-разрядный цифроаналоговый преобразователь 4, компараторы 5 и 6, элемент ИЛИ 7, триггер 8, формирователь 9, блок 10 задержки фронтов импульсов, элемент НЕ 11, генератор 12 тактовых импульсов. Блок задержки состоит из элемента НЕ и идентичных каналов задержки соответственно переднего и заднего фронтов импульсов. Каждый из которых содержит формирователь, триггер, элемент И и реверсивный счетчик. Устройство обеспечивает сохранение длительности задерживаемых разнополярных прямоугольных импульсов переменной амплитуды при одновременном уменьшении аппаратурных затрат. 1 з.п. ф-лы, 2 ил.

(Л

Лиг

« 3

ГД&

fi/on

-Uan

Фт 1

Л

оо о

4

;о

ю

Ж

113

Изобретение относится к импульсной технике и может быть использован в различных устройствах цифровой вычислительной и измерительной техники для задержки разнополярных Импульсов переменной амплитуды.

Целью изобретения является повьше ние точности передачи амплитуды входных импульсов при сохранении их длительности.

На фиг. 1 приведена функциональная схема устройства;на фиг. 2 - электрическая схема блока задержки фронтов импульса.

Устройство содержит масштабный блок 1, п-разрядный АЦП 2, п-разряд- ный регистр 3, п-разрядный ЦДЛ 4, первый 5 и второй 6 компараторы, элемент ИЛИ 7, триггер 8, формирова- тель 9, блок 10 задержки фронтов импульса, злемент НЕ 11, генератор 12 тактовых импульсов.Блок 10 задержки фронтов импульса состоит из идентичных каналов задержки переднего 13 и заднего фронтов 14 импульсов, элемента НЕ 15.Каждый из этих каналов 13 и 14 содержит формирователь 16, триггер 17, элемент И 18, реверсивный счетчик 19.

Вход масштабного блока 1 соединен с инверсным входом первог о 5 и прямым входом второго 6 компараторов, и является входом устройства,а его выход - с аналоговым входом АЦП 2, вход запуска которого подключен к выходу формирователя 9, а вход формирователя 9 соединен с выходом триггера 8. Выходы разрядов АЦП 2 подключены к соответствующим информа- ционным входам регистра 3, вход записи которого соединен с выходом элемента НЕ 11 и входом обнуления триггера 8, вход элемента НЕ 11 соединен с выходом задержки переднего фронта блока 10 задержки фронтов импульса .

Выходы разрядов регистра 3 подключены к соответствующим цифровым входам ЦАП 4, аналоговый выход кото- рого является выходом устройства. Прямой вход первого 5 и инверсный вход второго 6 компараторов подключены к источникам положительного и отрицательного опорных напряжений соответственно, а выходы компараторов 5,6 соединены соответственно с входами элемента ИЛИ 7, выход которого пс ;;ключен к входу блока 10 задержки фронтов импульса, вькод запуска АЦП которого соединен с единичным входом триггера 8,а тактовый вход блока задержки фронтов импульса подключен к выходу генератора 12 тактовых импульсов.Вход блока 10 задержки фронтов импульса соединен с входом формирователя 16 канала 13 задержки переднего фронта импульса и через злемент НЕ 15 - с входом формирователя 16 канала 14 задержки заднего фронта импульса.Связи и элементы обоих каналов 13 и 14 идентичны.

Выход формирователя 16 обоих каналов соответственно соединен с единичным входом триггера 17 и входом записи реверсивного счетчика 19, выход триггера 17 подключен к первому входу элемента И 18, а к второму его входу, являющемуся тактовым входом блока 10 задержки фронтов, подключен выход генератора 12 тактовых импульсов, выход элемента И 18 соединен со счетным входом реверсивного счетчика 19, выход переполнения которого соединен с входом обнуления триггера 17. Соответствующие информа ционные входы реверсивных счетчиков обоих каналов 13,14 соединены вместе и подключены к соответствующим регистрам ЦВМ или переключателям наборного поля (не показаны).

Вькрд разряда реверсивного счетчика 19 канала 13 задержки переднего фронта импульса является выходом запуска блока 10 задержки фронтов импульса, а его выход переполнения является выходом задержки переднего фронта блока 10 задержки фронтов импульса, выход переполнения реверсивного счетчика 19 канала 14 задержки заднего фронта импулься является выходом задержки заднего фронта блока 10 задержки фронтов импульса.

Масштабный блок 1 представляет собой типовой операционный усилитель с регулируемым линейным во всем диапазоне входных напряжений коэффициентом усиления, диапазон выходных напряжений которого соответствует диапазону шкалы входных напряжений выбранного АЦП 2 и может быть выполнен, например, на интегральной микросхеме К14УД7.

Если амплитуда входных импульсов превышает максимальное входное допустимое напряжение АЦП 2, то в качест

не масштабного блока 1 может быть использован, например, резистивный делитель напряжения.

АЦП 2 представляет собой типовой блок 4 и может быть выполнен,например , на интегральной микросхеме К1108ПВ1,схема включения которого в двуполярном режиме приведена в бКО.348.863 ТУ,

Регистр 3 представляет собой блок, который может быть выполнен, например,на интегральных микросхема К555ТМ9, количество которых определяется количеством разрядов АЦП 2.

ЦДЛ 4 также представляет собой типовой блок и может быть выполнен на интегральной микросхеме К1108ПА1 При этом регистр 3 может быть как внешним, описанным выше, так и внут ренним,входящим в состав ЦАП 4,выпоненным, например,- в составе интегральной микросхемы ЦАП К572ПА2 , однако время установления ее значительно больше, чем в К1108ПВ1, составля ет около 15 МКС,что не всегда допустимо с точки зрения быстродействия устройства.

Компараторы 5,6 могут быть выполнены на типовых интегральных микросхемах, например К521САЗ,

Реверсивные счетчики 19 блока 10 задержки фронтов импульса выполнены на интегральных микросхемах,например К155ИЕ7,

Формирователь импульсов 16 представляет собой типовой функциональный узел.

Генератор 12 тактовых импульсов может быть выполнен по типовой схеме автоколебательного мультивибратор на микросхеме К155ЛАЗ.

Устцойство для задержки прямоугольных импульсов работает следующим образом.

Код, соответствующий требуемому времени задержки, подается на информационные входы реверсивных счетчиков 19 с помощью клавищного наборного поля, ЦВМ или жесткой логики (не показано),

Входной импульс, например, положительной полярности одновременно поступает на вход масштабного блока 1, обеспечивающего оптимальную амплитуду прямоугольного импульса на аналоговом входе АЦП 2, и на входы компараторов 5 и 6, В компараторе 5 происходит сравнение зм

10

15

20

25

70749

плитуды входного импульса с положительным опорным напряжением,величина которого определяется помехоэа1чи- щенностью устройства. При превышении амплитуды импульса над опорным напряжением на выходе компаратора 5 появляется импульс, который через элемент ИЛИ поступает на вход блока задержки фронтов импульса, при этом компаратор 6 закрыт и не оказывает влияния на работу устройства.

При этом задержка переднего фронта импульса в канале 13 задержки переднего фронта импульса происходит следующим образом.

Формирователь 16 из переднего фронта импульса формирует короткий запускающий импульс, который одновременно поступает на вход записи реверсивного счетчика 19, по которому в него записывается код управляемой задержки, и на единичный вход триггера 17, с выхода которого разрешающий высокий потенциал поступает на первый вход элемента И 18, на его второй вход - импульсы с генератора 12 тактовых импульсов, а с его выхода импульсы поступают на счетный вход реверсивного счетчика 19, который начинает отсчет задержки. Импульс с одного из цифровых выходов старщих разрядов этого счетчика поступает на единичный вход триггера 8 и последовательно соединенный с ним формирователь 9, который вырабатывает запускающий импульс требуемой длительности на входе запуска АЦП 2, обеспечивая тем преобразование полярности и амплитуды входного импульса на аналоговом входе АЦП 2 в цифровой код на его выходе, который и находится на нем до прихода следующего запускающего импульса. При этом номер разряда цифрового выхода реверсивного .счетчика 19 с целью обеспечения достоверной передачи амплитуды входного импульса выбирается таким, чтобы время появления импульса в выбранном разряде реверсивного счетчика 19 было бол14Д1е длительности фронта входного импульса на аналоговом входе АЦП 2. Цифровой код с выхода АЦП 2 поступает на вход регистра 3 и затем по истечении времени задержки записывается в нем по сигналу записи, поступающему через элемент НЕ 11 с выхода переполнения реверсивного счетчика 19 ка30

35

40

45

50

55

нала 13 задержки переднего фронта импульса, импульс на котором появляется после вычитания этим счетчиком последнего импульса с его счетного входа. Одновременно этим импульсом триггер 17 и через элемент НЕ 11 триггер 8 возвращаются в исходное состояние и на первом входе элемента И 18 устанавливается низкий потенциал, запрещающий прохождение импульсов генератора 12 на вход реверсивного счетчика 19. Одновременно с выхода регистра 3 цифровой код поступает на вход ЦАП 4, преобразуется в нем в положительный проямоугольный импульс определенной амплитуды,передний фронт которого на требуемое время сдвинут по отношению к переднему фронту входного импульса.

Формирование заднего фронта выходного импульса происходит с помощью канала 14 задержки заднего фронта импульса следующим образом.

Инвертируемый элементом НЕ 15 импульс поступает на вход формирователя 16 этого канала, который выделяет задний фронт этого импульса в виде короткого запускающего импульса Дальнейший принцип работы каг -та 14 задержки заднего фронта импульса идентичен работе описанного канала 13 задержки переднего фронта импульса. Импульс переполнения с выхода реверсивного счетчика 19 этого канала поступает на вход обнуления регистра 3, списывая информацию с его выходов и с выхода ЦАП 4, формируя таким образом задний фронт выходного импульса, который также на требуемое время сдвинут по отношению к заднему фронту входного импульса.

Задержка входного импульса отрицательной полярности происходит аналогичным образом за исключением того,что в компараторе 6 входной отрицательный импульс сравнивается с отрицательным опорным напряжением и при превышении входного импульса над последним на выходе элемента ИЛИ 7 появляется импульс, поступающий затем на вход блока 10 задержки фронтов импульса, а компаратор 5 закрыт и не оказывает влияния на работу устройства.

Таким образом компараторы 5,6 и элемент НЕ 7 преобразовывают раз- нополярные входные импульсы переменной амплитуды Б однополярные

импульсы определенной амплитуды, соответствующие входным уровням входных 1 1икросхем последующего блока 10.

При этом информация по полярности входного импульса передается схемами АЦП и ЦАП с помощью старшего разряда их цифрового кода. Формула изобретен-и я

0

5

0

входом записи регистра, информационные выходы которого х:оединены с входами цифроаналогового преобразователя, блок задержки,вход запуска которого соединен с выходом элемента ИЛИ, первый выход - с входом элемента НЕ, второй выход - с входом обнуления регистра, выход запуска с единичным входом триггера, тактовый вход - с выходом генератора тактовых импульсов, информационный 55 вход - с информационным входом устройства.

Ь

0

5

0

двух каналов задержки, каждый из которых содержит последовательно соединенные формирователь, триггер, элемент И, счетчик, счетный вход которого соединен с выходом элемента И, выход переполнения - с нулевым входом триггера, а вход записи - с ВЕЛходом формирователя,одноименные информационные входы счетчиков обоих каналов задержки соединены с информационным входом блока задержки, вторые входы элементов И обоих каналов соединены с тактовым входом бло

ка задержки, вход формирователя первого канала задержки слединен с входом запуска бпока задержки и через элемент НЕ - с входом формирователя второго канала задержки,выход переполнения счетчика первого канала задержки соединен с первым выходом блока задержки,а выход одного из разрядов этого счетчика соединен с выходом запуска блока задержки,выход переполнения счетчика второго канала задержки соединен с вторым выходом блока задержки.