Устройство тактовой синхронизации Советский патент 1988 года по МПК H03K5/135 

/

- It

D

с

/

00

о ел

г

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение разрешающей способности за счет формирования раздельных выходных импульсов, длительность которых равна периоду тактовой частоты при появлении последующего входного импульса в момент формирования результата от воздействия предыдущего выходного импульса.

На чертеже приведена электрическая функциональная схема устройства тактовой синхронизации.

Устройство содержит первый триггер 1 (D-типа), инверсный выход которого соединен с его D-входом и с первым управляющим входом коммутатора 2 (элемент 2-ЗИ-2ИПИ), первый информационный вход которого соединен с входной шиной 3, выход - с С-вхо- дом первог о тригтера 1 , прямой выход которого соединен с вторым управляющим входом коммутатора 2 и с первым входом элемента И 4, выход которого соединен с D-входом второго триггера 5 (D-типа), прямой вы; т которого соединен с выходной шиной 6, инверсный выход - с вторым входом элемента И 4 и третьим управляющим входом коммутатора 2, второй информационный вход которого соединен с С-входом второго триггера и с шиной 7 тактовых импульсов.

Устройство работает следующим образом.

В исходном состоянии триггеры 1 и 5 находятся в нулевом состоянии (срества установки в исходное состояние не показаны), При этом в соответстви с сигналами, поступающими с прямого и инверсного выходов триггера 1, шина 3 через коммутатор 2 подключена к С-входу триггера 1, на D-входе этого триггера присутствует единичный сигнал.

По срезу (переход из 1 в О) сигнала, поступившего по шине 3 через коммутатор 2 на С-вход триггера 1, последний устанавливается в единичное состояние и на его прямом выходе появляется единичный сигнал, а на инверсном - нулевой.

В результате на D-вход тригтера поступает нулевой сигнал, а к С-входу триггера 1 подключается шина 7.

Г

0

5

0

Поскольку триггер 5 находится в нулевом состоянии, на его инверсном выходе имеется единичный сигнал, разрешающий подключение шины 7 к С-входу триггера 1 и передачу информации с прямого выхода триггера на D-вход триггера 5, т.е. на D-вход триггера 5 поступает единичный сигнал с прямого выхода трихтера 1.

По срезу очередного тактового импульса, поступившего по шине 7, осуществляется переключение триггера 5, на его прямом выходе формируется фронт импульса, поступающего на шину 6. Одновременно нулевой сигнал с инверсного выхода триггера 5 запрещает передачу информации на D-вход этого триггера с прямого выхода триггера 1, а также запрещает подключение шины 7 к С-входу триггера 1. Кроме того, по срезу этого же импульса на шине 7 сбрасывается триттер 1 и в соответствии с сигналами на его прямом и инверсном выходах к С-входу триггера 1 подключается через коммутатор 2 шина 3. По срезу следующего тактового импульса, поступающего по шине 7, триггер 5 сбрасывается в исходное состояние (нулевое) и формируется срез выходного импульса на шине 6. Единичный сигнал с инверсного выхода триггера 5, поступающий на вход элемента И 4, разре- 5 шает передачу информации с прямого выхода тригтера 1 на D-вход триггера 5 .

Если в процессе формирования выходкого импульса на шину 6 (при установленном в единичное состояние трип-ере 5) поступил последующий сигнал по шине 3 через коммутатор 2 на С-вход триггера 1, последний устанавливается в единичное состояние. При этом на его инверсном выходе формируется нулевой сигнал, в соответствии с которым осуществляется отключение шины 3 от С-входа триггера 1.

В этот момент времени на инверсном выходе триггера 5 также присутствует нулевой сигнал, блокирующий подключение к С-входу триггера 1 шины 7. В результате после поступления среза

следующего тактового импульса триггера 1 сохраняет свое состояние, а триггер 5 сбрасывается в исходное состояние и формирование первого выходного импульса на шине 6 заканчива31

ется. На инверсном выходе триггера 5 появляется единичный сигнал, который разрешает передачу информации, с прямого выхода триггера 1 через элемент И 4 на D-вход триггера 5, а также подключение к С-входу триггера 1 шины 7. По срезу очередного тактового импульса триггер 1 сбрасывается, а триггер 5 устанавливается в единичное состояние. На ег о прямом выходе формируется следующий выходной импульс, поступающий на шину 6,

Дальнейшая работа устройства осуществляется аналогично описанному.

Формула изобретения

Устройство тактовой синхронизации, содержащее первый триггер, D-вход ко70750

торого соединен с его инверсным выходом и с первым управляющим входом коммутатора, первый информационный вход f с входной шиной, выход - с С-входом

первого триггера, прямой выход которого соединен с вторым управляющим входом коммутатора, второй информационный вход которого соединен с шиJQ ной тактовых импульсов и с С-входом

второго триггера, прямой выход которого соединен с выходной шиной, о т- личающееся тем, что, с целью повышения разрешающей способ)5 ностн в него введен элемент И, выход которого соединен с D-входом второго триггера, первый вход - с вторым управляющим входом коммутатора, третий управляю ций вход которого сое20 динен с вторым входом элемента И и с инверсным выходом второго триггера.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - повышение разрешающей способности - достигается за счет формирования раздельных выходных импульсов, длительность которых равна периоду тактовой частоты при появлении следующего одного импульса в момент формирования результата от воздействия предьщущего выходного импульса. Для этого в устройство дополнительно введен элемент И 4 и соответствующие функциональные связи. Устройство также содержит триггеры D- типа 1 и 5, коммутатор 2, входную шину 3, выходную шину 6, шину 7 тактовых импульсов. Коммутатор 2 выполнен на логическом элементе 2-ЗИ- 2ИЛИ. Устройство имеет возможность различать следующие один за другим входные импульсы с интервалом менее периода тактовых импульсов, что по- вьшает его разрешающую способность. сл