Формирователь импульсов Советский патент 1988 года по МПК H03K5/153 

00

ел

со

Изобретение может быть использовано при разработке спектрометрических измерителей временных интервалов случайных потоков сигналов. Целью изобретения является повышение точности и надежности работы формирователя импульсов. Устройство содержит элемент НЕ 1, делитель 2 напряжения, элемент 3 задержки, сумматор 4, запоминающий блок 5, дискриминатор 6 нуля, выходной формирователь 7, компараторы 8 и 9 нижнего уровня, триггеры 10 и 11, элемент 12 линейного пропускания и вновь введенные элементы ИЛИ-НЕ 13 и формирования 14, Благодаря введенным элементам и связям обеспечивается блокировка входной цепи формирователя на время обработки рег истрируемог о импульса. Это исключает возможность сбоя работы формирователя и неправильную фиксацию временного положения входного импульса. 2 ил. е (Л

фиг.г

11

Изобретение относится к импульс- нон технике и может быть использовано при разработке спектрометрических измерителей временных интерва- лов случайных потоков сигналов.

Целью изобретения является повышение точности и надежности работы формирователя импульсов.

На фиг. 1 приведена функциональ- ная схема формирователя импульсов; на фиг. 2 - временная диаграмма его работы.

Устройство содержит элемент НЕ 1, делитель 2 напряжения, элемент 3 за- держки, сумматор 4, запоминающий блок 5, дискриминатор 6 нуля, выходной формирователь 7, компараторы 8 и 9 нижнего уровня, триггеры 10 и

11, элемент 12 линейного пропускания, 20 и задержанный элементом 3 задержки.

элемент ИЛИ-НЕ 13, элемент 14 формирования .

Первый вход элемента 12 линейного пропускания является входом устройства, а выход соединен одновременно с входом элемента НЕ 1, через делитель 2 напряжения - с входом запоминающего блока 5 и с входом первого компаратора 8 нижнего уровня, выход которого, в свою очередь, подк; -чен к установочному входу первого триггера 10, выход первого три1тера 10 соединен с вторым входом элемента 12 линейного пропускания, выход элемента НЕ 1 через элемент 3 задержки под ключен к первому входу сумматора 4, второй вход сумматора соединен с выходом запоминающего блока 5, а выход подключен к входу дискриминатора 6 нуля, выход которого подключен к входу выходного формирователя 7, причем вход BTopoi o компаратора нижнего уровня соединен с входом устройства, а выход - с первым входом элемента ИЛИ-НЕ 13, второй вход элемента ИЛИ-НЕ 13 подключен к инверсному выходу второго триггера 11, установочный вход которого соединен с выходом выходного формирователя 7, сбросовые входы первого и второго триггеров объединены и соединены с вторым входом запоминающего блока 5 и выходом элемента 14 формирования, вход которого подключен к выходу элемента ИЛИ-НЕ 13.

В исходном состоянии тригтеры 10 и 11 находятся в нулевом состоянии, элемент 12 линейного пропускания открыт, запоминающий блок 5 готов к

фиксации пикового значения входного импульса. Входной импульс через элемент 12 Линейного пропускания поступает на входы элемента НЕ 1, делителя 2 напряжения и компаратора 8 нижнего уровня (фиг. 2а).

Компаратор 8 нижнего уровня, имея высокую чувствительность, срабатывает, причем длительность импульсов на выходе компаратора равна длительност входного импульса (фиг. 2б). По спаду этого импульса устанавливается в единичное состояние тригтер 10, который закрывает элемент 12 линейного пропускания, запрещая прохождение через него последующих входных импульсов (фиг. 2в). Входной сигнал, проинвертированный элементом НЕ 1

5

0

5

0

5

0

5

поступает на первый вход сумматора 4, на второй вход которого подается ослабленное делителем 2 и запомненное на запоминающем блоке 5 значение амплитуды входного сигнала. Полученный на выходе сумматора 4 биполярный сиг-нал поступает на дискриминатор 6, который в момент пересечения биполярным сигналом нуля вырабатывает импульс, окончательно формируемый вы- выходным формирователем 7 (фиг.2г,д). Этот импульс устанавливает в единичное состояние триггер 11, потенциал с инверсного выхода которого поступает на первый вход элемента ИЛИ-НЕ 13 (фиг. 2е). На второй вход элемента ИЛИ-НЕ 13 поступают импульсы с выхода компаратора 9 нижнего уровня, работающего аналогично компаратору 8 (фиг. 2ж). Сигнал на вькоде элемента ИЛИ-НЕ 13 будет вырабатываться только тогда, когда на входе устройства отсутствует импульс, т.е. на выходе компаратора 9 будет низкий потенциал (фиг. 2з). Сигнал с выхода элемента ИЛИ-НЕ 13 формируется элементом 14 формирования и приводит в исходное состояние триггеры 10 и 11, а также запоминающий блок 5. Открывается элемент 12 линейного пропускания, и устройство готово к обработке следующего входного импульса.

Сущность изобретения заключается в том, что благодаря введенным в предлагаемое устройство элементам и связям обеспечивается блокировка входной цепи формирователя на время обработки регистрируемого импульса, а начало новог о цикла регистрации, т.е. разблокировка входной цепи, осуществляется только в момеН ТЫ времени, когда импульсы на его входе отсутствуют. Это исключает возможность сбоя работы формирователя и неправильную фиксацию временного положения входного импульса.

Формула изобретения

Формирователь импульсов, содержащий элемент линейного пропускания, первый вход которого является входом устройства, а выход соединен одновременно с входом элемента НЕ, через делитель напряжения - с входом запоминающего блока и с входом первого компаратора нижнего уровня, выход которого, в свою очередь, подключен к установочному входу первого триггера, выход первого триггера соединен с вторым вxoдo ; элемента линейного пропускания, выход элемента НЕ через линию задержки подключен

к первому входу сумматора, второй вход сумматора соединен с выходом запоминающего блока, а выход подключен к входу дискриминатора нуля, выход которого подключен к входу вькодного формирователя, а также второй компаратор нижнего уровня и второй триггер, отличающий- с я тем, что, с целью повьпиения точности и надежности работы, в него введены элемент ИЛИ-НЕ и элемент формирования, причем вход вто- рог о дискриминатора нижнего уровня соединен с входом устройства, а вьтод - с первым входом элемента ИЛИ-НЕ, второй вход элемента ИЛИ-НЕ подключен к инверсному выходу второго триггера, установочный вход которого соединен с выходом выходного формирователя, сбросовые входы первого и второго триггеров объединены и соединены с вторым входом запоминающего блока и выходом элемента формирования, вход которого подключен к выходу элемента ИЛИ-НЕ.