Устройство для сокращения избыточности информации Советский патент 1988 года по МПК G08C19/28 

Изобретение относится к измерительной информационной технике и может найти применение в различных системах передачи и обработки инфор- мации.

Цель изобретения - повышение информативности и достоверности устройства путем отбраковки сбойных значений входного сигнала;,

На чертеже представлена блок-схема устройства о

Устройство содержит регистр I текущей выборки, ключ 2, первый регистр 3 максимальной выборки, пер- вый регистр Д минимальной выборки, элемент ИЛИ 5, первый вычитатель 6, первый переключатель 7, второй регистр 8 максимальной выборки, элемент 9 задержки, второй регистр 10 минимальной выборки, второй переключтель 11, второй вычитатель 12, ключ 13, элемент ИЛИ 14, блок 15 инвертирования, элементы ИЛИ 16-19, сумматор 20, ключи 21 и 22, элемент И- 23 триггер 24, пороговый блок 25, блок 26 сравнения, элемент И 27, элемент ИЛИ 28, ключ 29, делитель 30 (регист деления на два)

На чертеже также обозначены ин- формационный вход 31, синхронизирующий вход 32, управляющий вход 33 и выход 34 устройства о

Входными данными устройства для сокращения избыточности информации являются сигналы датчиков в напряжения (аналоговая форма), или кодовых посыпок (цифровая форма), которые сопровождаются тактовыми импульсами строго фиксированной частоты,

Для простоты изложения предположи что устройство обслуживает только один датчик (одноканальная система обработки), который вьщает посылки, а частота тактовых импульсов, соп- ровождающих каждую кодовую посылку, такова, что даже при наиболее быстром изменении входного сигнала разница в двух последовательно поступающи в предлагаемое устройство кодах не превышает апертуры сжатия (величины допуска, задаваемого в блоке сравнения) о

В таком случае предлагаемое устройство работает следующим образом

На регистр 1 текущей выборки с входа 31 устройства через равные промежутки времени, определяемые периодом импульсов синхронизации, подаваеИ)Гх с входа 32 на вход регистра 1, поступают цифровые двоичные коды информации, подлежащие сжатию Импульсы синхронизации передаются через элемент ИЛИ 5 на вход управления ключа 2, через элемент 14 ИЛИ - на вход управления ключа 13, на вход выдачи прямого кода блока 15 инвертирования на управляющие входы ключа 22, регистров 8 и 10, на вход элемента И 23 В рабочем режиме элемент И 23 закрыт и импульсы через него не проходят При поступлении сигнала на входы управления регистров 10 и 8 в них переписывается содержимое соответственно регистра 4 минимума и регистра 3 максимума. Ключи 2,13 и 22 открываются, и на выходе ьлока 15 инвертирования появляется прямой код числа, подаваемого на его информационный вход. Поскольку на информационные входы ключа 13 и блока 15 инвертирования подаются выходные сигналы регистров 3 и 4 максимальной и минимальной выборок, а выходы ключа 13 и блока 15 инвертирования подключены к входам сумматора 20, на выходе последнего образуется код суммы содержимого регистров 3 и 4 мак симума и минимума, Эта сумма через открытый ключ 22 передается на делитель на два 30, на котором оказывается величина полусуммы содержимого регистров 3 и 4, Тоб, именно та величина (существенное значение), которая должна формироваться на выходе устройства, если выборка, поданная на регистр 1 текущей выборки, оказывается неизбыточной и не является сбоем. После того, как в регистре 1 сформировался код текущей выборки, он через открытый ключ 2 поступает на вычитатели 12 и 6, где сравнивается с кодами, хранящимися в регистрах 4 и 3 м 1нимальной и максимальной выборок,

Вычитатель 6 выдает сигнал-, если содержимое регистра 1 текущей выборки превосходит содержимое регистра 3, а вычитатель 12 выдает сигнал, если содержимое регистра 4 превосходит содержимое регистра 1 текущей выборки.

Сигнал, выдаваемый вычитателем 12, проходит через элемент ИЛИ 19 и поступает на управляющий вход переключателя 11, а ,через элемент ИЛИ 18 - на управляющий вход регистра 4, Сигнал, выдаваемый вычитателем 6, проходит через элемент ИЛИ 16 и поступает на управляющий вход переключателя 7 и через элемент ШШ 17 - на управляющий вход регистра 3. Переключатели 11 и 7 по этим сигналам подключают выход ключа 2 соответственно по входам регистров 4 и 3. Таким образом, при поступлении сигнала на входы управления регистра 3 (или 4) в него переписывается содержимое регистра 1 текущей выборки, т.е. в результате сравнения на вычитателях в регистре

3максимальной выборки оказывается большее число из двух: содержимого регистра 1 текущей выборки и начального содер/кнмого регистра 3, В то же время на регистре 4 минимальной выборки оказывается меньшее число из двух; содержимого регистра 1 текущей выборки и начального содержимого регистреП 4 После того, как на регистрах 3 и t может сформироваться новое содерж-имое, элемент 9 задержки выдает сигнал. Он открывает ключи 13 и 21 и поступает на вход вьщачи блока 15 инвертирования. Вследствие этого на сумматор 20 поступает прямо код содержимого регистра 3 максимальной выборки и обратный код содержимого регистра 4 минимальной выборки.

Таким образом, сумматор 20 производит вычитание содержимого регистра

4из содержимого регистра 3„

Код этой разности через открытый ключ 21 поступает на входы порогового блока 25 и блока 26 сравнения с допуском.

Если величина разности превышает порог, заданный в пороговом блоке 25, то на первом выходе этого блока 25 формируется сигнал, говорящий о том, что постугшвшая выборка является сбоем. В ином случае сигнал формируется на втором выходе порогового блока 25 и поступает на второй вход элемента И 27.

Если выборка является сбоем, то сигнал с первого выхода порогового блока 25 поступает: на вторые входы переключателей 7 и II; через элемент ИЛИ 17 на управляющий вход регистра 3 максимальной выборки; через элемент ШШ 18 на управляющий вход регистра 4 минимальной выборки.

По этому сигналу: переключатели 7 и 11 подключают выход регистра 8

5

0

5

0

5

0

5

0

5

к входу регистра 3 максимальной выборки и выход регистра 10 к входу регистра 4 минимальной выборки; в регистры максимальной выборки 3 и минимальной выборки 4 записывается содержимое соответственно регистров 8 и 10, . восстанавливаются значения максимальной и минимальной выборки (т.е. устраняется влияние сбоя).

Если величина разности на выходе сумматора 20 превьппает апертуру сжатия (величину допуска, задаваемого в блоке 26 сравнения), то на выходе блока 26 формируется сигнал, говоря- щяй о неизбыточности выборки. Если текущая выборка не является сбоем, то сигнал с выхода блока 26 сравнения через открытый элемент И 27 и элемент 1ШИ 28 поступает: на управ- ляющи вход ключа 29; через элемент ИЛИ 5 на управляющий вход ключа 2; через элементы 11ПИ 16 и 19 на управляющие входы соответственно переключателей 7 и 11; через последовательно включенные элементы ИЛИ 16 и 17, о также через последовательно включенные элементы ИЛИ 19 и 18 на управляющие входы соответственно регистров 3 и 4.

Ключи 2 и 29 открываются, а переключатели 7 и 11 подключают выходы ключа 2 к входам рептстров 3 и 4. В итоге в регистры 3 и 4 осуществляется перезапись содержимого регистра 1 текущей выборки, а через открытый ключ 29 - вьщача содержимого делителя на два 30 на выход 34 устройства.

Если же величина разности на выходе сумматора 20 меньше апертуры сжатия, то сигнал на выходе блока 26 сравнения не форми руется.

Перед началом обработки входного сигнала производится начальная настройка устройства. Для этого на управляющий вход 33 устройства подается сигнал Пуск. Этот сигнал поступает в триггер 24, устанавливая единичный разрешающий сигнал на его единичном выходе. С выхода триггера 24 сигнал Тюступает на элемент И 23, открывая его. Первый импульс синхронизации поступает по входу 32 на пер- вьш вход элемента И 23, проходит его и подается на второй вход триггера 24, устанавливая запрещающий сигнал на его единичном выходе, по которому элемент И 23 -закрывается. Последую щие импульсы синхронизации через элемент И 23 не проходят. Кроме того сигнал с его выхода поступает через элемент ИЛИ 28: на управляющий вход ключа 29; через элемент ИЛИ 5 на управляющий вход ключа 2; через элементы ИЛИ 16 и 19 на первые управляющие входы соответственно переключателей 7 и 11; через последователь- но включенные элементы ИЛИ 16 и 17, а также через последовательно вклюг ченные элементы ИЛИ 19 и 13 на управ ляю1цие входы соответственно регистров 3 и А.

Ключи 2 и 29 открываются, а переключатели 7 и 11 подключают выход ключа 2 к входам регистров 3 и А, В итоге в регистры 3 и А осу- ществляется перезапись из регистра 1 первого значения входного сигнала, а через открытый ключ 29 - выдача содержимого делителя на два 30 на выход ЗА устройства,

Таким образом, использование предлагаемого устройства позволяет по сравнению с известным устройством (за счет отбраковки сбоев) повысить достоверность результатов обра- ботки и увеличить коэффициент сжатия дан1{ых, т.ео повысить информационность устройства.

Формула изобретения

Устройство для сокращения избыточности информации, содержащее регистр текущей выборки, первый вход которого является информа11ионным

входом устройства, второй вход регистра текущей выборки, вход элемента задержки, первые входы блока инвертирования, первого элемента ИЛИ и первого ключа объединены и являются синхронизирующим входом устройства, выход элемента задержки соединен с вторыми входами первого элемента ИЛИ и блока инвертирования и первым входом второго ключа, выход которого соединен с входом блока сравнения, выход первого элемента ИЛИ соединен с первым входом третьего ключа, второй вход которого объединен с первым входом первого

вычитателя и подютючен к выходу первого регистра максимальной выборки, выход первого вычитателя соединен с первым входом второго элемента

Ю 15

20 25

,Q

35

40

0

5

ИЛИ, второй вход которого объединен с первыми входами третьего элемента ИЛИ и четвертого ключа, выход которого является выходом устройства, первый регистр минимальной выборки, выход которого соединен с третьим входом блока инвертирования и первым входом второго вычитателя, выход которого соединен с вторым входом третьего элемента ИЛИ, выход третьего ключа и выход блока инвертирования соединены соответственно с первым и вторым входами сумматора, выход которого соединен с вторыми входами первого и второго ключей, выход первого ключа через делитель - с вторым входом четвертого ключа, отличающееся тем, что, с целью повышения информативности и достоверности устройства, в него введены триггер, пороговый блок, элементы И, переключатели, четвертый, пятый, шестой и седьмой элементы ИЛИ, пятый ключ, второй регистр максимальной выборки и второй регистр минимальной выборки, первые входы второго регистра максимальной выборки, второго регистра минимальной выборки, первого элемента И и четвертого элемента ИЛИ объединены и подключены к синхронизирующему входу устройства, выход регистра текущей выборки соединен с первым входом пятого ключа, выход которого соединен с вторыми входами вычитателей и первыми входами переключателей, выход второго регистра максимальной выборки соединен с вторым входом первого переключателя, выход которого соединен с первым входом первого регистра максимальной выборки, выход второго регистра минимальной выборки соединен с вторым входом второго переключателя, выход которого соединен с первым входом первого регистра минимальной выборки, выход второго элемента ИЛИ соединен с третьим входом первого переключателя и первым входом пятого элемента ИЛИ, выход которого соединен с вторым входом первого регистра максимальной выборки, выход третьего элемента ИЛИ соединен с третьим входом второго переключателя и первым входом шестого элемента ИЛИ, выход которого соединен с вторым входом первого регистра минимальной выборки, второй вход второго регистра максимальной выборки соеди713723488

нен с выходом первого- регистра мак-выход которого соединен с первым симальной выборки, второй вход вто-входом седьмого элемента ИЛИ, выход рого регистра минимальной выборкикоторого соединен с первым входом соединен с выходом первого регистрачетвертого ключа и вторым входом чет- минимальной выборки, вход пороговоговертого элемента ИЛИ, выход которого блока подключен к выходу второгосоединен с вторым входом пятого клю- ключа, первый выход порогового бло-ча, выход триггера соединен с вторым ка соединен с четвертыми входами пе-входом первбго элемента И, выход ко- реключателей и вторыми входами пято- Q торого соединен с вторым входом го и шестого элементов ИЛИ, второйседьмого элемента ИЛИ и первым вхо- выход порогового блока и выход бло-дом триггера, второй вход которого ка сравнения соединены с первым иявляется управляющим входом устройст- вторым входами второго элемента И,ва.

Изобретение относится к информационной измерительной технике и может использоваться в различных системах передачи и обработки информав-год тг ции. Цель изобретения - повышение достоверности, результатов обработки и увеличение информативности устройства за счет отбраковки сбойных значений входного сигнала о Поставленная цель достигается тем, что в устройство, содержащее четыре регистра 1, 3,4,30, четьфе 1шшча 1 3, 21 , 22, 29, , три элемента ШШ 14,16,19, два вы Чи- тателя 6 и 12, элемент задержки 9, блок 15 инвертирования, сумматор 20 и блок 26 сравнения, дополнительно введены два регистра 8,10, ключ 2, четьфе элемента ИЛИ 5,17, 18,28, два переключателя 7,11, два элемента И 23,27, триггер 24, пороговый блок 25. Г ил о t (Л ОО to со 4 00