Устройство для измерения скорости изменения ЭДС статического преобразователя Советский патент 1988 года по МПК H02M1/08 H02H7/10 

113

Изобретение относится к электротехнике и может быть использовано для измерения параметров режимов работы статических преобразователей в системах автоматического регулирования электроприводов, выполненных по схеме статический преобразователь - двигатель.

Цель изобретения - повышение бы- стродействия и упрощение устройства при заданной точности измерения.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема реализации пересчетной ячейки; на фиг.З - пояснительные временные диаграммы.

Устройство для измерения скорости изменения ЭДС статического преобразователя содержит основной 1- и дополнительные 2 и 3 измерительные бло- ки, выполненные идентично в виде блока 4 управления и интегрирующего блока 5. Каждый из блоков 4 управления состоит из формирователя 6 импульсов и пересчетной ячейки 7. Каждый интег- рирующий блок состоит из первого 8 и второго 9 входных ключей, входы которых образуют измерительный вход измерительных блоков 1-3, подключенный к датчику напряжения статического пре образователя, а выходы первого ключа

8непосредственно, а второго ключа

9через инвертор 10 подключены к входу интегратора 11 с ключом 12 сброса интегрирующего кондесатора в нуль, выход которого подключен к входу выходного ключа 13, выход которого является выходом измерительньк блоков 1-3. Выходы блоков 1-3 объединены между собой и являются выходом уст- ройства. Вход пересчетной ячейки 7 каждого блока 1-3 является управляющим входом данного измерительного блока, который .подключен к выходу системы импульсно-фазового управле- ния (СИФУ) преобразователя.

Первый выход ячейки 7 блока 1 под ключен к управляющему входу ключа 8,, второй - к управляющему входу ключа 9 и третий - к управляющему входу ключа 13 и к входу формирователя 6. Первый выход ячейки 7 блока 2 подключен к управляющему входу ключа 9, второй - к управляющему входу ключа 13 и к входу формирователя 6 и тре- тий - к управляющему входу ключа 8. Первый выход ячейки 7 блока 3 подключен к управляющему входу ключа 13 и к входу формирователя 6, второй к управляющему входу ключа 8 и третий - к управляющему входу ключа 9. Выход формирователя 6 каждого блока 1-3 подключен к управляющему входу ключа 12 соответствующего измерительного блока.

Б качестве пересчетной ячейки 7 с числом возможных состояний, равных числу измерительных блоков, может быть использована кольцевая пересчетная схема либо сдвигающий регистр, в котором выход соединен с входом и записана единица, либо она может состоять из счетчика импульсов, двоичный код которого с помощью дешифратора преобразуется в напряжение на выходах дешифратора, соответствующих кодам счетчика (фиг. 2).

Устройство работает следующим образом.

На вход каждого измерительного блока подается напряжение преобразователя и последовательность импульсов, сформированная из импульсов СИФ с интервалом, равным интервалу дискретности преобразователя. На выходе каждого блока 1-3 в течение интервала дискретности действует измеренное значение разности интегралов напряжений преобразователя за два предшествующих интервала.

В качестве примера рассмотрим работу блока 1, которую иллюстрирует временная диаграмма на фиг. 3.

На диаграмме в верхней ее части показана ЭДС. 6-фазного преобразователя при изменении ее среднего значения от нуля до некоторой конечной величины. При зтом угол запаздывания зажигания вентилей преобразователя равномерно уменьшается в каждом интервале дискретности по закону

90° - 90° - п . . где приращение угла запаздывания зажигания; п- - номер интервала дискретности, начиная с того, в котором угол запаздывания зажигания стал меньше 90°; - приращение угла запаздывания зажигания в одном интервале дискретности. При поступлении очередного импульса от СИФУ ячейка 7 переходит из предшествующего состояния в последующее, при этом сигнал логической единицы переходит с одного выхода на следующий. При переходе пересчетной

313

ячейки 7 блока 1 нз третьего положения в первое с помощью формирователя 6 и ключа 12, его интегратор устанавливается в нуль. В блоках 2 и 3 установка интеграторов 11 в нуль происходит соответственно при переходах ячеек из второго в третье и из первого во второе положения.

После перехода ячейки 7 .блока 1 в первое положение бесконтактный ключ 8 включен, а ключи 9 и 13 отключены. Идет процесс интегрирования напряжения преобразователя. Напряжение на выходе интегратора показано пунктир- ной линией. Импульс, поступивший от СИФУ на вход ячейки 7 и обозначающий окончание первого интервала дискретности в работе преобразователя, устанавливает единицу на втором выходе ячейки 7, при этом открывается ключ 9, а ключ 8 закрывается. Через ключ 8 напряжение преобразователя поступает на интегратор 11 через инвертор 10 с обратной полярностью. Третий им- пульс от СИФУ отключает ключ 9 и вклчает ключ 13. Входы интегратора 11 отключены, он переведен в режим запоминания, и его выходное напряжение поступает через ключ 13 на выход ycT ройства.

Четвертый импульс от СИФУ переводит ячейку 7 в первое положение, при этом формирователь 6 в момент перехода ячейки 7 из третьего положения в первое -на короткое время открывает ключ 12 для установки интегратора 11 в нулевое состояние. Далее последовательность операций, реализуемая блоком 1 повторяется.

Блоки 2 и 3 работают аналогично первому, однако последовательность операций, реализуемая каждым следующим образом, начинается на один интервал дискретности позже, чем у пред- шествующей.

Такой порядок работы блоков обеспечивает вьщачу сигналов скорости изменения ЭДС преобразователя в каждом интервале дискретности. При этом минимальное число блоков - три, а максимальное не ограничено. Соответственно числу используемых блоков выбирается число позиций ячеек 7. Так для четырех блоков должна быть выбрана 4-позиционная ячейка, для пяти - 5-позиционная и т.д. Устройство, состоящее из четырех блоков, может оказаться необходимым в том случае, ког

Q2о 25 ,Q

XQ

45

сп

35

5

174

да для установки в нуль интеграторов 11 потребуется время в пределах одного интервала дискретности. Устройство из пяти блоков потребуется в том случае , когда для установки в нуль интеграторов 11 необходимо время в пределах от одного до двух интервалов дискретности.

Несмотря на то, что интеграторы 11 интегрируют напряжения преобразователя, результатом интегрирования за два интервала дискретности является приращение ЭДС преобразователя, а не напряжения. Это объясняется тем, что ток в цепи преобразователя за время интегрирования изменяется очень мало (постоянная времени цепи, в которую включен статический преобразователь, обычно на порядок больше интервала дискретности преобразователя).

Сигнал, пропорциональный скорости изменения ЭДС преобразователя после начала его измерения, получается спустя два интервала дискретности преобразователя, однако изменение самой скорости фиксируется спустя один интервал дискретности.

Таким образом, благодаря выдаче результатов измерения скорости изменения ЭДС преобразователя в каждом интервале дискретности повышается быстродействие, а интегрирование в аналоговой форме упрощает устройство.

Формула изобретения

Устройство для измерения скорости изменения ЭДС статического преобразователя, содержащее измерительный блок, измерительный вход которого

предназначен для подключения к датчику напряжения, состоящий из блока управления, выходы которого подключены к входам интегрирующего блока, о т- личающееся тем, что, с целью повышения быстродействия и упрощения при заданной точности, оно снабжено по крайней мере двумя дополнительными измерительными блоками, блок управления всех измерительных блоков выполнен на формирователе импульсов , пересчетной ячейке с числом возможных состояний, равным числу измерительных блоков, а интегрирующий блок всех измерительных блоков выполнен на первом и втором входных чах, образующих измерительный вход измерительного блока, выходы которых

0/7 С

1..ш

Изобретение относится к электротехнике, в частности к измерениям параметров режимов работы статических (тиристорных) преобразователей в системах автоматического регулирования электроприводов. Целью изобретения является повышение быстродействия и упрощение при заданной точности. Эта цель достигается тем, что интегрирование напряжения преобразователя в первом интервале дискретности ведется с фактической полярностью напряжения, а в следующем - с обратной полярностью. Результат интегрирования за время двух интервалов дискретности в течение третьего интервала дискретности запоминается и выдается в качестве результата измерения. 3 ил. сл

.I