Многоканальное устройство для формирования импульсных последовательностей Советский патент 1988 года по МПК H03K3/64 

1,

(Л

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, телемеханики, программируемых контроллерах при формировании программи

26

о21

о28

13

;2

23

Г

Ml

гП- Цш

00

to

О5

щ

f

: И

82

Т

Ч|

ГП

I I I I

W pfe

ts

Э

фаг /

р; С мь. х ; -.rvj ibCKbix по ледсва гельнос- тей, UPTI изобретения расширение фуикционал; li -K возможностей - дости- г аеч й з;; формирования импульсных пос/:едовательностей с перекрытием, Использования каждой импульсной последовательности для их последующей выдачи в любой из п каналов, простоты модификации программ, формирования импульсных последователь- носген, Устройство содержит запоминающий блок 1, счетчик 2, адреса, регистры 3 и 4, коммутаторы 5 и 6,

1

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, телемеханики, программируемых контроллерах при формировании программируемых импу/п-,с(;ых после-довательностей.

Целью изобретения является расширение Фу ьч и.ионапьных возможностей за счет 4 Ормирова:-;:1я импл льсных после- довательимст- -,, с перекрытием, исполь- .1иа1гия - ЯЛ-ДЭН им Г/льсной последовч- -гр:-ьно; ти ДЛЯ :1л tc--: ei :,yaw,ep. выд; чи т И з -i к, и;ая..ч, простоты ко- дификацич пр( --paf-m, формирования импульсны. последовательностей,

На фиг , 1 пpf дc ap- тf на функциональная :/теме многоканального устройства для ф. рмировапил импульс:-:ых по- с: едо5атцльностей 5 ь:я фиг. 2 - фунт пионяльная схема пер - ого (второго) к;.1ммутатора; н фиг, 3 - функ11,ио- пальная съема б;;- ка ког-1мутации.

Многоксянальное устройство для фор- м Фова} ип им)тульсных последователь- постой 4ч . ) содержит запоминдю- блг-к 1 счетчик 2 адреса, pei-HCT- pu 3 и 4, комт гутатс ры 5 и 6, блок коммутации, блок S.1-8,n счетчикс в (где Т: - гюличество омходов устройства), счетчик 9,, дешифратор 1C, триггер 11 зату-ка, триггер 12 режима, генератор 13 тактовых импульсов, злементш И 14 и Vj, блоки элементов i1 |6,1--1Ь.п,, элементов И 17.7- Г/,п, элементы И 18, i, элементы MJIM 20, 21, 6j OK элементов ИЛИ 22 1блок / коммутации, блок счетчикоя §.1-8.0, где п - количество выходсзв устройства, счетчик 9, дегаифратор 10, триггер 11, запуска, триггер 12 режима, генератор 13 тактовых импульсов, элементы И 14, 15, 18, 19, блоки элементов И 16.1-16.п и 17,1- I7,n, элементы ИЛИ 20 и 21, блоки элементов ИЛИ 22.1-22,п, jnct.-L п. 23 задержки, элемент НЕ 24, информа- ционньй вход 25 устройства, управляющие входы 26, 27 и 28 устройства. 2 3.п. ф-лы, 3 ил,

Первый управляющий вход 26 устройства сое;динен с S-ьходом триггера 11 запуска, прямой выход которого

0 соединен с управляющим входом генератора 13 тактовых имлульсов. Первый )-1Ыход генератора 13 соединен с первым входом элемента И 15, выход которого соединен с сиыкронизирующк;5 входом запоминающего блока 1 и входом элемента 23 задержки, йыход элемента 23 задержки соединен с первым входом элемента И 14, вггход которого лоединен с суммирующим входом г -гет0 чика 2 адреса,, выход к : торсго сос ;г,и-- иен с информационным входом запоминающего блока 1. Информационньй вход 25 устройства соединен с информаци- входом счетчика 2 .

5 Вь ходь блоков элементов И 16.11б,п соединены с информациониь :и вхо- соответствую . CMeT j.iKoB бло- к з счетчиков 8.1-8.П, Яыуод элемента ИШ . 21 соединен с входом элсмр н0 тэ liE 24, вьЕ- .од которого соединен с вторы:. зходсм элемента И 15. Езххоаы - .;е чиков ,1-8,л соели1 ены с соот- кет С- вующим:-- входами блока .5Л4.мен- топ ИЛИ 22,1-22.п, выходм которых

соединены с i btxo;i,cTifH ус -рл-жства

Второй управляющий вход 27 устройства соединен с первым входом элемента PUlVi 20 и R-входом триггера 12 режима, прямой выход которого соединен с вторым входом элемента И 1Д. Выход элемента ЯТИ 20 соединен с R-входом триггера 11 запуска. Третий управляющий вход 28 устройства соединен с S-входом триггера 12 р жима. Второй выход генератора 13 тактовых импульсов соединен с первым входом элемента И 18, выход которого соединен с суммирующим входом счетчика 9 и первым входом элемента И 19, выход которого соединен с вторым входами блока элементов И 17.1-17.п. Выходы блока элементов 1-ШИ 22. 1-22.п соединены с входами элемента ИЛИ 21, выход которого соединен с вторым входом элемента И 19.

Первый инфсфмационный выход запоминающего блока 21 соединен с информационным входом регистра. 3, выходы л олей которого соединены с ит форма- пионнь ми вxoдa ш коь:мутатора 5, Первый управляющий выход запом гнающего блока 1 с управляющим входом коммутатора 5, выходы которого Соединены с информационными входами блока / коммутации. Второй информационный выход заноминающего блока 1 соединен с информационным входом регистра А, выходы полей которого соединены с информационными входами коммутатора 6. Второй унравля оаий В1;1- ход запоминающего блока 1 соединен с управляющим входом коммутатора 6, ВЫХОД, которого соединены с соответ- ствук)Го,ими И 1формационны п1 входами блокор. элементов И 1б,1-1б.п, Выходы блока 7 коммутации соединены с соответствуюш.ини управляющими входа- ги групп блоков элементов И 6 . 1 - .n. Выход метки. - признака регистра 3 соеди --.о;: с вторым элемента И 18. Выход счетчш-та 9 соединен с входом дещифратора 10, выход кото- poi o соединен с управляющим входом блока 7 коммутации. Выход : лемеита 23 задержки соединен с синхроиизирую 1зходаь:и регистров 3 и ч. Вьг/.од ме 1 1:и-призьдг,.1 злпо инающего блока 1 сое; :,инен с ах(1дам и установки в Y- iT: регистро } 3 и Д с вторым входом пок;нта IVW. /;.

Коммутатор 5 содержьг (фиг.2) дешифратор 30, блоки элементов И 31.1- 3 1 .п-33.1-33.п, блоки элементов ШИ 34. 1-34,п.

Выходы блоков элементов И 31.1- 31.п-33.1-33.п соединены с соответствующими входами блоков элементов ИЛИ 34.1-34,п, выходы которых являются выходами коммутатора. Выходы дешифратора 30 соединены с соответствующими входами блоков элементов И 31.1.-31.П - 33.1-33.п, вторая группа входов которых является информационными входами коммутатора. Вход дешифратора 30 является управляющим входом коммутатора.

Блок 7 коммутации (фиг. 3) содер- жит дешифраторы 35. 1-35.п, блоки элементов И 36.1-Зб.п, блок элементов ИЛИ 37.1-37.п.

Выходы дешифраторов 35.1-35.п соединены с входами соответствующих 5 блоков элементов И 36.1-36.п, выходы которых соединены с соответствующими входами блока элементов 1ПИ 37.1- 37.П, выходы которого являются выходами блока. Входы дешифраторов 35.1- Q 35.п являются информационными входами блока. Вторые входы блоков элементов И 36.1-36.п являются управляющими входам11 блока.

Устройство работает следую Д11м образом.

В исходном состоянии элементы памяти устройства находятся в исходном (нулевом) состоянии.

Многоканальное устройство для формирования импульсных последовательностей может работать в однопро- грамм юм и многопрограммном режимах.

Устройство работает следующим образом.

5 Адрес вьшолняемой программы формирования импульсной последовательности с входа 25 устройства заносится в счетчик 2 адреса. С входа 26 на S-вход триггера 11 запуска постуQ пает импу.чьс, который переводит триггер 11 в единичное состояние. Этим разрешается формирование с выходов генератора 13 тактовых импульсов. Так как блок счетчиков 8.1-8.П на ходи 1 ся в нулевом состоянии, то на b

выходах блока элементсш lUUl 22.122.п имеются сигналь лог ическог о нуля. Эти сигналы, проходя через элемент ИЛИ 21 и элемент НК 24, раэ5

0

51

р. шают прс хождение : лемек г И 1 так т 3ого импульса с выхода геие- рр-тсрл 3. Такговьв импульс с вьгхо- . гг-ic-; , горл 1 :; поступает на син- хроничиру;о1ций вход запоминающего б.Г окэ 1 и ратрешйет на него выборку информации по адресу, записанному в счетчике 2 адреса. Этот же импульс через элемент 23 задержки поступает па вход элемента И 14, который нулевым потенциалом с единичного выхода триггера 12 режима закрыт. Увеличение адреса на счетчике 2 не произойдет. Информация, выбранная из запоми наклцего блока 1, заносится в регист- рь 3 и 4.

После считывания информа1щи из запоминающего блока 1 по метке-при- таку наличия иьшульсной последовательности с выхода регистра 3 открывается элемент И 18 и импульсы с выхода генератора 13 с частотой, определяемой длительностью микротакта, заполняют счетчик 9. Счетчик 9 совместно с дешифратором Ю образуют рапределитель импульсов. Сигналы с вы- дешифратора 10 определяют ио- с. едопг грпьнс ст1- I НС-мера) микротак- тор и г .оинзяог.пт onfir.c полей регистра 4f V)p i cf-iM-yTaTop 5 на вход бло- Кс 7 ; :о1Ч.1утацмп. В полях регистра 3 х1 1Л ;чг1 я нуяга импульсов после . тпватспьности, np,.i .:,овпадении кода микр .;та С , ;,, дешифратора 10 с -одом члчалл импульса по определенному каналу ;:я соответствующем выходе Олок- - .«jiOMeirroB 37.ii-37,,n бло

va 1 co fT-iутагдии (.З) появляется ..игнал ::ачала импульса. (Сигналы на- -1ЛЛ, импульсмя п г.пре.-ч -рниом микро- тлкгя с выходя {). гоКс1 - ко -ф{утации .: i к;.1п1нлы блок 3ji : Ma rri n 11 16,i (,r.l; : ,i i oiif-:rt (мли несколько) нз полс.и р1;гиг.тра 4 через коммутатор 6 П .ре;тись ааютсл в счетчики 8.1-8.П кодг. длин импульсов, на- )1гхгя л, . к(икротакге, В ра- тульт ате fi-i с - отвегсгпуюгцг х вы:содах . кандлах; 29. 1-29.п ус: ::юЛства по- яи.;(яютсл ныходчыг .чтгиалы

Измем ош е ну.цеяого состояния оп- ::1o; eлe нhIx счетчик,ni блекл счетчиков 8.1-8.П приво,(,ит к появлению сигналов ( 111)тв - тстауюцих вьгходах бло( элем- нтов ИЛИ 22 . 1-. .Л .п, которые с,L туп амт на элемент LTlf 21, Сигнал 1 илма:; формирования И тульсной по- следов ;тельнис ги поступает на эде0

0

5

0

5

0

5

0

м ит и 19 и одновременно запрещает чероз элемент НЕ 24 формирование очередной импульсной последовательности. С начала выполнения програг-1мы открывается элемент И 19, и iia вьгчитаю- щие входы блока счетчиков 8.1-8.П nocTyriaioT импульсы с генератора 13, которые изменяют состояние кодоп соответствующих счетчиков по мере изменения номера М1 кротакта. Выходной сигнал в канал 29. i (,n) устройства выдается до обнуления соответствующего счетчика. После обнуления блока счетчиков 8.1-8,п сигнал логического нуля на вьЕ{оде элемента КПИ 21 через элемент НЕ 24 и элемент И 15 разрешает считьшание информации из запоминакг о блока 1 по адресу, код которого определяется содержимым счетчика 2. В данном случае будет сосчитана информация по предыдущему адресу и программа выдачи импульсной последовательности повторится аналог}гчно описанному.

Коммутаторы 5 и 6 осуществляют перестроение (фиг.2) кодов полей регистра 3 и регистра 4. Такое опера- использование кол,оп полей с послед-утощим их испсль- -сваниг-м для других каналов позволяет уменьшить объем запоминающего блока 1 и следовательно увеличить фушпдиональную надежность устройства.

npt необходимости з.ичончить выдачу импульс0)3 с управляющего входл 27 чере-j элемент 1-ШИ 20 на R-вход триггера 11 запуска поступает сигнал, который запрещает выдачу тактовых импульсов с выходов генератора 13 (i. p- пи обнуления счетчика 2 ., регистров 3 и 4, а та}сже cijoT iH a 9 не показаны). На этом работа устройства в однопрограммном режиме яак-н- чивается.

Устройство в многопрограм чном режиме работает следу о:яим :)бpaзo,

Как и в однопрог 1;и--)-1ном режима, работа устройства .а шнается пут .м подачи ИР. ин()орма1и очныч вход 2) начального ;1дрес: пГ ОГраммы. ТрИ .Ггф Т Г реж игма путем подачи 5гмпульса с ,/.;-як, Щего входа 28 устанаалива- f. состояние, С управ- ляк.ьде.го входа 26 } стройс гisa импульс зал ус,} а переводит тригг гр 1 в сди- состояние. Гене- лтор 13 зы- цаьт импульс, который . Сроя jioy-eHT

Л

прг:;ц,г, :1Г(;1.г Hi.i6,-jpKy информации

из запоминающего блока 1 по адресу, хранимому в счетч 1ке 2, Одновременно с выбор ifi информации этот тпкто- вый импульс через элемент 23 зап.ерж- ки и элемент И 14 увеличивает содержимое счетчика 2 адреса на единицу. Далее устройство работает ;1налогУ ч- но его работе в однопрограммном ре- жи.1е. Работа устройства будет проходить до T;;ii;;a4H из запоминающего блока 1 метки-признака окончания формирования импульсной последовательности. По этой метке произойдет обнуление триггера 11 запуска, счетчика 2 адреса (фиг.1, не показано), регистров 3 и 4 и устройство готово к продолжению работы либо в однопрограммном либо в многопрограммном режиме ,

Формула из (Обретения

5

0

0

5

5

о

рез пер илт :1лсмс(1т И ссо/шнсм с х; -онизирующим входоь) з пиог-ппр.юии Г о r- . iOKa, выход п.чомситп через элемент задержки сор/пии } с такте вы.м входами первого, угоГ( : 1 о е- истроБ и через r.Topof t . зем-.. П с тактовым входом счетчика адреса, ;;н- форматдионные входь которого я} ллют- ся информаци( щипой ус ) ройстт :я, второй вход второго элемента И соединен с прям1 1м В1 ходом триггера ре- Ж1тма, вход предустановки которого является первым упраг5ляюш1г;-- Г ходом, а вход установки - вторым управляющим входом, соединенным также с вторым входом первого элемента ИЛ Л, вход предустановки триггера запуска является третьим управля С ;ци входом, выходы первого регистра по т руппам соединены через первый с cooтвeтcтвyющи и информадис нчыми входами блока коммутации, управляю цие входы которого соединены с соотнет- ствуюшими выходами де11;1 фраторя., входы которого соединены с тпг ода- MTI счетчика, вход которого соединен с выходом третьего элемента I и первым входом четвертсгп п. юмонта И, выход которого через элг /енты И, содержащиеся т первом блоке элс-хе -- тов И, соединен с такто; ы--и ях(-г, счетчиков, содержя1цихся в Гмюкч счетчиков, выходы элементои Я. ч блоке элементов L TM сое;ип ень г т то- входами соответству:.. :-; (- ментов И - и б. Т Чк ;

И, а также через иторш; ч:- . с вторыг-1 входом четвер ; oriv 0 И, выход второго элемент, i

.-,, 41 ; III.

,-и:- ИЛИ :;ег- С : Го

-орсз

о

5

5

с 1 гог.1чм Ii:-;o.. rpyiiVii-: (1Л;П

элемент НЕ соединс элемента И, блока ком;-1утл:;ии через irii-; элементов И соединень с онными входами соотво ri: i ryi чикоЕ, содержащ хся в Гл,;,1 ков, выходы втор го коммутатора :4v- c,,i ;ieiU)i с вторьцпИ входами эло илггов И, содержащихся во втор СМ элементов И, второй выход rent р.;гора

тактовых ИМПУЛЬСО СОч .-ЛИ;;1; с I .L вым входом третьего И, второй вход которого сои;; I/: с по- след1П{м В 11ходным рлз1)ядом lu ргиг о регистра.

дом по п элементов И, п блоков -ШИ, причем выходы блоков элементов И Соединены с соответствую1Ц1{ми входами блоков элементов ИЛИ, выходы которых являются выходами коммутатора, выходы дешифратора соединены с соответствующими входами блоков элементов И, вторые группы входов которых

являются информационными входами ком- ig входы дешифраторов являются информамутатора, вход дешифратора является управляющим входом коммутатора.

10

i-:v TairHH содержит п дешифраторов, п блоков элементов И, п блоков элементов ИЛИ, причем выходы дешифраторов соединены с входами соответ- ств утощих блоков элементов И, которых соединены с соответствующими входами блоков элементов ИЛИ, выходы которых являются выходами блока.

ционными входами блока, вторые входь блоков элементов И являются управляющими входами блока .

I

Фиг. 3