Реле времени Советский патент 1988 года по МПК H03K5/153 H03K17/28 

Изобретение относится к автоматике и импульсной технике и может быть использовано в аппаратуре различного назначения, например в программно- временных устройствах.

Целью изобретения является повышение помехозащищенности реле времени при сохранении его точности.

На фиг, 1 приведена функциональ- ная схема реле времени; на фиг, 2 - временные диаграммы работы реле времени без воздействия помех; на фиг,3 то же, при воздействии помех; на фиг, А - возможная реализация дешиф- ратора; на фиг. 5 - то же, блока управления.

Реле времени содержит блок 1 управления, первый элемент ИЛИ 2, интегра- тор 3, пороговый элемент 4, первый инвертор 5, элемент 6, первый элемент И 7, второй инвертор 8, второй элемент И 9, второй элемент ИЛИ 10, триггер 11, третий элемент И 12, генератор 13, счетчик 14 импульсов, дешифратор 15, входную 16 и выходную 17 шины.

Один из выходов блока 1 управления подключен к входам обнуления триггера 11 и счетчика 14 импульсов, другой выход блока 1 управления подключен к одному из входов элемента ИЛИ 2, другой вход которого подключен к входной шин 16, к одному из входов третьего эле- мента И 12 и к входу первого инвертора 5, выход которого подключен к первому входу второго элемента И 9, второй вход которого подключен к выходу генератора 13 и к одному из входов первого элемента И 7, другой вход которого подключен к выходу триггера 11, вход установки в единицу которого подключен к выходу третьего элемента И 12, другой вход ко- торого подключен к одному из входов элемента ИЛИ-НЕ 6 и к выходу порогового элемента 4, вход которого подключен к выходу интегратора 3, вход которого подключен к выходу первого элемента ИЛИ 2 и к входу второго инвертора 8, выход которого подключен к другому входу элемента ИЛИ-НЕ 6, выход которого подключен к третьему входу второго элемента И 9, выход которого подключен к одному из входов второго элемента ИЛИ 10, другой вход которого подключен к выходу первого элемента И 7, а выход второго элемента ИЛИ 10 подключен к синхронизированному входу счетчика 14 импульсов, выходы которого подключены ко входам дешифратора 15, выход которог подключен к выходной шине 17 устройства ,

На фиг, 2 и 3 приведены временные диаграммы сигналов: 18 - на втором выходе блока управления; 19 - на выходе интегратора; 20 - на выходе порогового устройства; 21 - на выходе элемента ИЛИ-НЕ; 22 - на выходе генератора; 23 - на входной шине устройства; 24 - на выходе первого инвертора; 25 - на выходе второго элемента И; 26 - на выходе триггера; 27 - на выходе первого элемента И; 28 - на выходе второго элемента ИЛИ; 29 - на выходной шине устройства.

Реле времени работает следующим образом.

По сигналу с первого выхода блока 1 управления триггер 11 и счетчик 14 импульсов устанавливаются в исходное состояние,

При поступлении с блока 1 управления (со второго выхода) сигнала на элемент ИЛИ 2 на его выходе формируеся единичный сигнал, а на выходе интегратора 3 постепенное нарастание напряжения. Одновременно единичный сигнал с выхода элемента ИЛИ 2 через инвертор 8 инвертируется и поступает на вход элемента ИЛИ-НЕ 6, на выходе которого формируется единичный сигнал поступающий на вход второго элемента И 9, Входной сигнал на входе 16 реле времени в это время отсутствует, т,е на другом входе элемента И 9 сформирован единичный сигнал. На третий вход элемента И 9 поступают импульсы с генератора 13.

Таким образом, при поступлении с блока 1 управления сигнала на выходе элемента И 2 формируются импульсы частоты генератора 13, которые через второй элемент ИЛИ 10 поступают на синхронизирующий вход счетчика 14 импульсов. Счет импульсов продолжается до тех пор, пока на выходе интегратора 3 напряжение не достигнет значения порога срабатывания порогового элемента 4. При достижении входным напряжением порогового значения, на выходе порогового элемента 4 формируется единичный сигнал, а на выходе элемента ИЛИ-НЕ 6 - нулевой сигнал, который запрещает дальнейший

счет импульсов счетчиком 14. Следовательно, код, записанньй в счетчик 14 импульсов, соответствует времени заряда интегратора 3. После прекращения действия сигнала с блока 1 управления интегратор 3 возвращается в исходное состояние.

При поступлении на входную шину 16 сигнала запуска на выходе первого инвертора 5 формируется нулевой сигнал, который запрещает прохождение через второй элемент И 9 импульсов с генератора 13. Одновременно сигнал с входной шины 16 через первый эле- мент ИЛИ 2 поступает на вход интегратора 3, на его выходе напряжение постепенно нарастает, и .при достижении порога срабатывания на выходе порогового устройства формируется сиг

нал, который через третий элемент И 12 поступает на вход установки в единицу триггера 11. Таким образом, после поступления входного сигнала триггер 11 устанавливается в единич- ное состояние через время, которое уже зафиксировано счетчиком 14 импульсов в двоичном коде, тем самым сохраняется точность формирования выходного сигнала.

Импульсы с генератора 13 через первый элемент И 7 и второй элемент ИЛИ 10 поступают на синхронизирующий вход счетчика импульсов. При достижении на его выходе кода, равного коду, заложенному в дешифраторе 15, на выходной шине 17 формируется выходной сигнал.

Если на входную шину 16 поступает не входной сигнал, а импульс помехи (фиг. 3), то на выходе интегратора 3 напряжение не достигнет порогового, пороговый элемент 4 не сформирует единичного сигнала, триггер 11 не опрокинется и устройство не сформирует выходного сигнала.

За счет йен .ьзования одних и тех же узлов на обоих этапах интегрирования исключаются погрешности в формировании изменяющегося напряжения интегратора, ошибки в срабатывании порогового устройства. В предлагаемом устройстве, таким образом, не предъявляются высокие требования к линейности интегратора, точности порогового устройства. В качестве порогового устройства можно использовать логический элемент, а в качестве интегратора - RS-цепь.

г, r

0

0

5

5

5

0

5

Вариант возможной реализации дешифратора 15 предложен на фиг, 4.Задающими элементами S, 5„ задается код устройства, который характеризует время срабатывания устройства. Дешифратор 15 определяет равенство одного двоичного числа другому,причем это равенство определяется для каждой пары двоичных разрядов двух чисел. Изменяется код дешифратора (переключателями S, - S), изменяется и время срабатывания реле времени.

Предлагаемое реле времени позволяет оперативно изменять длительность выходных задержанных импульсов в широком диапазоне без перестройки внутренних элементов (в известном реле времени для этого необходимо изменять параметры интегратора и генератора пилообразного напряжения). Для этого выход элемента И дешифратора 15 (фиг. 4) нужно подключить к S-входу дополнительного триггера (не показан), а к нулевым входам дополнительного и основного триггера 11 подключают выход такого же дополнительного дешифратора (не показан),как и на фиг. 4. При изменении кода дополнительного дешифратора изменяется и длительность задержанного импульса, который снимается с выхода дополнительного триггера.

Таким образом, предлагаемое реле времени обладает большими функциональными возможностями по сравнению с известны -.

Вариант возможной реализации блока 1 управления представлен на фиг.5. При включении источника питания на выходе инвертора формируется сигнал обнуления триггера 11 и счетчика 14 импульсов. При достижении на конденсаторе напряжения, равного порогу срабатывания инвертора, сигнал обнуления снимается. При нажатии кнопки S на выходе триггера формируется единичный сигнал, а при отпускании кнопки триггер возвращается в исходное состояние. Следовательно, на выходе триггера формируется сигнал, необходимый для записи постоянной времени интегратора в двоичном коде.

Таким образом, предлагаемое устройство позволяет формировать выходной сигнал с высокой точностью временной задержку. Такое устройство можно использовгть в системах с высоким уровнем помех.

Формула изобретения Реле времени, содержащее счетчик, дешиф(атор, генератор, RS-триггер, первый элемент И, интегратор, пороге- вый элемент, входную и выходную шины, причем выходы счетчика соединены с соответствующими входами дешифратора, выход генератора соединен с первым входом первого элемента И, выход RS-триг- гера соединен с вторым входом первого элемента И, выход интегратора соединен с входом порогового элемента,о т- личающееся тем, что, с целью повышения помехозащищенности,в него введены первый и второй элементы ИЛИ, первый и второй инверторы, элемент ИЛИ-НЕ, второй и третий элементы И, блок управления, причем входная шина соединена с первым входом первого элемента ИЛИ, с входом первого инвертора и первым входом третьего элемента И, первый выход блока управления соединен с вторым входом первого

элемента ИЛИ, выход Koioporo соединен с входом интегратора и входом второго инвертора, выход которого соединен с первым входом элемента ИЛИ-НЕ, выход порогового элемента соединен с вторым входом элемента ИЛИ-НЕ и вторым входом третьего элемента И, выход элемента ИЛИ-НЕ соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого инвертора, выход третьего элемента И, соединен с S-входом RS-триггера,выход генератора соединен с третьим входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика, второй выход блока управления соединен с R-входами RS-триг- гера и счетчика, выходная шина соединена с выходом дешифратора.

Изобретение относится к автоматике и импульсной технике и может быть использовано в аппаратуре различного назначения, например в программно-временных устройствах,Целью СИ изобретения является повышение помехозащищенности реле времени при сохранении его точности. Реле времени содержит блок 1 управления, элементы ИЛИ 2 и 10, интегратор 3, пороговый элемент А, инверторы 5 и 8, элемент ИЛИ-НЕ 6, элементы И 7, 9 и 12,триггер 11, генератор 13, счетчик 14 импульсов, дешифратор 15, входную шину 16 и выходную шину 17, Предлагаемое реле времени позволяет формировать выходной сигнал с высокой точностью временной задержки и может быть использовано в системах с высоким уровнем помех. Возможная реализация блока управления приводится в описании изобретения, 5 ил. i (Л II 00 to О) о СХ)

Г I

/9

ГП

и

п

а

/к

п а

1

п

I

1 г

75

20

г1

22 231

2

25 26 21 28 29

O

I

t

t

t

t

/V

n

f

t

П

Фиг.З

ФигЛ

Sf

К17

.

кК- кодйМ

- //:/

Фиг.5