Устройство для мажоритарного выбора асинхронных сигналов Советский патент 1988 года по МПК G06F11/18 H05K10/00 

О

СО vj

4 ю ю

со

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых вычислительных машин повы- шенной надежности.

Целью изобретения является повышение достоверности работы устройства.

На чертеже изображена функциональ ная схема устройства для мажоритарного выбора асинхронных сигналов.

Устройство содержит RS-триггеры 1-3, мажоритарный блок 4, первый элемент 5 ЗАДЕРЖКИ, входы 6-8, выход 9 устройства, элементы И-НЕ 10-12, элемент НЕ-ИЛИ 13, трехвходовый элемент ИЛИ 14, второй элемент 15 ЗАДЕРЖКИ, элемент 16 ЗАПРЕТ, двухвхо- довый элемент ИЛИ 17.

Устройство работает следующим образом.

По шинам импульсных сигналов на входы 6-8 поступают асинхронные импульсные сигналы. Пусть на вход 6 поступает первый импульсный сигнал, который устанавливает RS-триггер 1 в нулевое состояние, и разрешающий потенциал с инверсного выхода RS- триггера 1 поступает на первые входы элементов И-НЕ 10 и 11 и элемента. ИЛИ 14, выход которого соединен с ,, входом второго элемента 15 ЗАДЕРЖКА, обеспечивающего задержку сигнала на время максимальной рассинхронизации входных сигналов, а к вторым входам элементов И-НЕ 10 и 11 приложены запрещающие потенциалы с RS-триггеров 2 и 3. Сигнал на- выходе мажоритарного блока 4, а следовательно, и на выходе 9 устройства отсутствует.

Через время рассинхронизации на вход 7 устройства поступает второй импульс и устанавливает RS-триггер 2 в нулевое состояние, с инверсного выхода которого сигнал поступает на входы элементов И-НЕ 10 и 12 и ИЛИ 14 соответственно. При этом на выходе элемента И-НЕ 10 появляется сигнал, который проходит через элемент НЕ-ИЛИ 13 на выход мажоритарного блока 4, а следовательно, и на выход.9 устройства, на инверсный вход элемента 16 ЗАПРЕТ, тем самым блокируя прохождение сигнала с выхода элемента 15 ЗАДЕРЖКА, который обеспечивал задержку первого импульсного сигнала, пришедшего с выхода 6, на время максимального рассогласования входных сиг

налов, а также на вход элемента 5 ЗАДЕРЖКА.

Через время задержки элемента 5, которое равно требуемой длительности выходного сигнала с выхода 9 устройства, сигнал с выхода элемента 5 ЗАДЕРЖКА поступает через элемент ИЛИ 17 на установочные входы (входы S) RS-триггеров 1-3 и устанавливает их в исходное состояние. Длительность выходного импульса элемента 5 .ЗАДЕРЖКА выбирается из условия обеспечения : сброса RS-триггера с учетом максимального времени рассинхронизации входных сигналов.

0

5

С

5

0

В случае появления импульсной помехи на одном из входов устройства 6-8 оно работает следующим образом. Например, импульсная помеха, действующая на вход 6 устройства, переводит RS-триггер 1 в нулевое состояние, и разрешающий потенциал с инверсного выхода RS-триггера. поступает на первые входы элементов И-НЕ 10 и 11 и ИЛИ 14. Сигнал с выхода элемента ИЛИ 14 поступает на вход элемента 15 ЗАДЕРЖКА, который задерживает сигнал на время, равное максимальному рассогласованию входных сигналов, так как к вторым входам элементов И-НЕ 10 и 11 приложены запирающие потенциалы с RS-триггеров 2 и 3, следовательно, на выходе 9 устройства сигнал отсутствует. Если же за время максимального рассогласования сигналов на входы 7 и 8 устройства не посгупит асинхронный сигнал (это является подтверждением того,-что первый сигнал является помехой), то единичный сигнал с выхода элемента 15 ЗАДЕРНЖА поступает на прямой ход элемента 16

5 ЗАПРЕТ, на инверсный вход которого поступает нулевой сигнал с выхода мажоритарного элемента, в результате чего на выходе элемента 16 ЗАПРЕТ появляется единичный потенциал, кото0 рый через элемент ИЛИ 17 поступает на установочные входы RS-триггеров 1-3 и приводит устройство в исходное положение. Следовательно, импульсная помеха, появляющаяся на со5 ответствующих входах устройства, не оказывает влияния на достоверность значения сигнала на выходе 9 устрой- ,ства. Это повьшает достоверность выходной информации устройства..

313742294

Формула изобретениятриггеров соединены с выходом двухвходового элемента ИЛИ, первый вход

Устройство для мажоритарного вы-которого соединен с выходом первого бора асинхронных сигналов, содержа- ,элемента ЗАДЕРЖКА, второй вход - с щее двухвходовый элемент ИЛИ, тривыходом элемента ЗАПРЕТ, инверсный RS-триггера, R-входы которых соеди-вход которого соединен с выходом нены с соответствующими входами уст-мажоритарного блока и выходом устройства, мажоритарный блок, выход ко-ройства, прямой вход элемента ЗАПРЕТ торого соединен с входом первого эле- дсоединен с выходом второго элемента мента ЗАДЕРЖКА, и второй элементЗАДЕРЖКА, вход которого соединен с ЗАДЕРЖКА, отличающеесявыходом трехвходового элемента ИЛИ, тем, что, с целью повышения досто-входы которого соединены с соответст- верности работы устройства, в неговующими инверсными выходами RS-триг- введены трехвходовый элемент ИЛИ и 15геров и соответствующими входами ма- .элемент ЗАПРЕТ, причем S-входы RS-жоритарного блока.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении цифровых вычислительных мапган повышенной надежности. Цель изобретения - повьшение достоверности работы устройства. Устройство содержит RS-триггеры 1-3, мажоритарный блок 4, первый элемент задержки 5, входы 6-8, выход 9, элементы И-НЕ 10-12, элементы НЕ-Ш1И 13, трехвходовый элемент ИЛИ 14, второй элемент задержки 15, элемент ЗАПРЕТ 16, двухвходовый элемент ИЛИ 17. Импульсная помеха, появляющаяся на соответствующих входах устройства, не будет оказьшать влияния на достоверность выходной информации устройства. 1 ил.