Устройство для мажоритарного выбора асинхронных сигналов Советский патент 1989 года по МПК G06F11/18 H05K10/00 

(Л

ел

|С tc ьо

Устройство относится к автоматике и вычислительной технике и может быть использовано в отказоустойчивмх- резервированных системах,,

Целью изобретения является упро- . щение устройствао

На чертеже приведена функциональная схема устройства

Устройство для мажоритарного выбо- pa асршхронных сигналов содержит i-m- формационные входы 1,, 2 и 3 устройства, первьй-третий триггеры АрЗ,,бэпер- вьй мажоритарный элемент 7 j нервый элемент ИЛИ Sj выход 9 ошибки устрой™ ства, второй ИЛИ lOj первый элемент И 11, четвертый триггер 12,, элемент задержки 13 третий элемент ИЛИ 14, вход начальной установки IS, второй .элемент И 16э третий элемент И 17 элемент 18j второй мажоритарный элемент 19, выход 20 устройствагпер- вьй-третий элементы ШШ-НЕ 21,22д235 элемент исключающее ИЛИ 24, четвер- тый-шестой элементы И 25526,27с,

Параметры элемента задержки 13 выбираются пользователем, исходя ия

-л- - п -I- Ot

H,v,n

I l

де t-p время максимйшьно. дощ/с- ;,/, тимой рассинхронкзап ж ду. приходом первого к KJC. леднего кмш/пьсов инг ю ма ЦИК 3 одной фазе работг: , устройства

л, ч ч

НМЛ аксимаяьно допустимая дли- тельность импульсов на входах 152,3 устройства; 14 время задержки элемента

ИЛИ }4„

Первый малсоритарный элемент 7 реаизует логическую функцию

40

Z1 Х1 Х2- гХ2-ХЗ -f ,

где XI5 Х2, ХЗ сигналы, снимае ш с. прямых выходов первого-третьего . триггеров 4,5,60

Второй мажоритарный элемент 19 релизует логическз функцию

Z2 Х4 Х5 + ХЗ Хб + Х4-Х6,

где X4sX5,X6 - сигналы, снимаег лта с выходов первого-третьего элементов ИПИ-НЕ 21,22,23оЭлементы ИЛИ-НЕ 21,22,23 и элементы И 15,26.27 попарно (напри1 4ер5 21 и 25э 22 и 26 и т,До) для формирования имщшьсов длительностью равной задержке сигнала на элемантах

0

,

ч

0

0

ИПИ-НЕ 21,22, 23 на выходах элементов И 25,26,27 в случае поступления на один из входов элементов ИЛИ-НЕ 21, 22,23 переднего фронта сигнала,при наличии на другом из входов элементов ИЛИ-НЕ 21,22,23 сигналов низкого уровня

Триггеры 4j5,6 служат для запоминания факта прихода асинхронных сигналов

Элемент., ИСКЛЮЧА10П|ЕЕ РШИ 24 служит для формирования выходного сигнала

Триггер 12 слз жит ,цля запоминания факта прихода первого из асинхронных сигналов

Элемент И 11 и триггер 12 служат для формирования на выходе элемента И 11 сигнала сброса триггеров 4,5,6 И 12 длительностью, равной задержке сигнала на триггере.12 и элементе И 11, при поступлении на первый вход элемента И 11 nei:noro пришедшего сиг-нала с входов 1,2,3. устройства

Устройство для мажоритарного выбора асинхронных сигналов раб.отает следующим образоМо

После включения питания на вход 15 устройства подается сигнал сброса,ко- торьш проходит через элемент 1ШИ 14 и устанавливает триггеры 4,5,6,12 в нулевое состояние Устройство готово к работе.

Пусть в первой фазе работы на один .из входов устройства (например,вход 2) поступает импульс. Он устанавливает по переднему фронту триггер 5 в еди- состоянием Через элемент ИЛИ 10 он .поступит на первый вход элемента И 11, вследствие чего на его выходе сформируется импульс о

Если поступивший на вход устройст- ва импульс оказался ложным (помехой) и, следовательно, в течение первой фазы на входы устройства другие импульсы не поступят, то импульс с выхода элемента И 11, пройдя через элемент задержки 13 и через элемент ИЛИ 14, через время установит триггеры 5 и 12 в исходное состояние, Кроме того, импульс с выхода элемента И 1 I опросит элемент И 17 на наличие на входах 1,2,3 устройства сигналов, и при наличии последних сформирует на .выходе элемента И 17 сигнал ошибки, которрлй, пройдя через элемент ИЛИ 8, поступит на выход 9 устройствао Также при наличии сигналов на входах 1,2,3 устройства в мо515

мент поступления сигнала с выхода элемента ИЛИ 14 на выходе элемента И 11 повторно сформируется импульс, устанавливающий триггеры 4,5,6,12 в нулевое состояние и После этого устройство будет готово к приему информации в следующей фазе работы

Если после прихода сигнала на вход 2 устройства поступает сигнал по другому входу устройства (например по входу 3) даже с максимально возможной рассинхронизацией, то он переключает триггер б в единичное состояние В результате этого сраба- тывает мажоритарньй элемент 7,открывается элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 24 и фронт сигнала, поступившего на входы 1,2,3 устройства, вторым поступает на выход 20 устройства, как резуль- тат мажоритирования входных сигналов поступивших на входы 2,3 устройства в первой фазе функционирования

По заднему фронту второго импульса на выходе элемента ИПИ-НЕ 23 уста новится высокий уровень (аналогично для заднего фронта первого импульса, поступившего на вход элемента РШИ- НЕ 22 и поступит на вход второго мажоритарного элемента 16, Таким об- разом, на его выходе сформируется синал, который закроет элемент ИСКЛЮЧАЮЩЕЕ НИИ 24 о На вьпсоде 20 устройства будет сформирован импульс, которы равен по длительности входному импульсу,

Когда кончится максимальное время рассогласования, на выход элемента здержки 13 пройдет импульс, которьй пройдя через элемент ИЛИ 14 опросит элемент И 17, а также установит триггеры 5,6,12 в нулевое состояние.

Если до окончания фазы третий импульс на входы устройства не посту- пает, то через время на выходе элемента задержки появится импульс которьй опросит элемент И 16, и пройдет через элемент ИЛИ 8 на выход 9 устройства вследствие того, что на выходе элемента И-НЕ 18 имеется низкий уровень, так как триггер не установлен в единичное состояние, а поэ- тому на одном из входов элемента И-НЕ 18 имеется низкий уровень с вы- хода элемента ИЖ-НЕ 21 Триггеры установлены в нулевое состояниеоУст- ройство готово к приему информации в следуюп ей фазе работы

Q 5 0

5 о

п

Q

5

1

Если на один из информационных

входов, например, вход 1 устройства поступает более одного импульса или в этом сигнале появляется провал от помехи, то этот импульс на выход 20 устройства не пройдет,так как мажоритарные элементы 7 и 19 своего . состояния, при этом не изменят Однако сигнал после провала или второй сигнал сформирует на выходе элемент И 25 импульс (так как на втором вхо- .де элемента ИЛИ-НЕ 21 имеется низкий уровень), которьй через элемент ИЛИ 8 поступит на: выход 9 ошибки устройства Аналогично будет работать устройство при рассмотренной ситуации для других входов устройства Формула изобретения

Устройство для мажоритарного выбо-, ра асинхронных сигналов, содержащее пёрвьй - четвертьй триггеры, первый и второй мажоритарные элементы, пер- вьй, второй и третий элементы ИЛИ, пёрвьй, второй и третий элементы И, элемент И-НЕ, элемент задержки,первый - третий входы устройства, связанные с S-входами первого - третьего триггеров, соединенных прямыми выходами с входами первого мажоритарного элемента, выход первого элемента ИЛИ соединен с выходом ошибки устройства, выход второго элемента ИЛИ - с первым входом первого элемента И, соединённого выходом с S-входом четвертого триггера, подключенного инверсным выходом.к второму входу первого элемента И, соединенного выходом с входом элемента задержки, подключенного выходом к первому входу третьего элемента ИЖ, связанного вторым входом с входом начальной установки устройства, выход третьего элемента ШШ соединен с R-входами первого - четвертого триггеров, S-входы первого - третьего триггеров соединены с входами второго элемента ИЛИ, выход второго элемента И соединен с входом первого элемента ИЛИ, первый вход второго элемента И - с выходом элемен-j та задержки, отличающееся тем, что, с целью упрощения устройства, в него введены первый - третий элементы ИЛИ-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый - шестой элементы И, пёрвьй вход третьего элемента И связан с выходом второго элемента ШШ, второй вход третьего элемента И 715222118

с выходами третьего элемента ИЛИ,динены с вторыми входами первого выход третьего элемента И - с входомтретьего элементов ШТИ-НЕ, выходы

первого элемента ИЛИ, входы которо-которых соединены с входами элеменго соединены с выходами четвертого -та И-НЕ и второго.мажоритарного элешестого элементов И,, первые входымента, выход которого соединен с перкоторых соединены с первым - третьимвым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,

входами устройства, соединенными свторой вход которого соединен с выпервыми входами первого - третьегоходом первого мажоритарного элемента, элементов ИПИ-НЕ, выходы которых сое- Q выход элемента И-НЕ соединен с втодинены с вторыми входами четвертого -рым входом второго элемента И,выход

шестого элементов И, инверсные выхо-элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - с выходом

ды первого - третьего триггеров сое-устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых резервированных систем. Целью изобретения является упрощение устройства. Формирование переднего фронта сигнала производится по переключению двух из триггеров 4-6, а заднего - по задним фронтам входных сигналов. Обнаруженные ошибочные ситуации выдаются на выход 9 ошибки. 1 ил.