Интерполятор Советский патент 1988 года по МПК G06G7/30 

со

00 00

NU

о

ел

Изобретение относится к вычислительной технике.

Цель изобретения - повышение достоверности интерполяции при наличии одиночных искаженных отсчетов.

На чертеже приведен предлагаемый интерполятор.

Интерполятор содержит генератор синхроимпульсов, блок 2 задержки, йвухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерполяции, D-триггер 7, элемент И 8, вход и выход 10.

Интерполятор работает следующим Образом.

В интерполяторе при наличии одиночных искаженных отсчетов обнаружение ошибок осуществляется путем определения приращения сигнала между Двумя соседними отсчетами при последующем сравнении этого приращения с Допустимым отклонением. Величина допустимого отклонения определяется исходя из максимально возможной скорости изменения входного сигнала. Если приращение сигнала выше величины допустимого отклонения, отсчет считается искаженным и заменяется значением, рассчитанным по формуле интерполяционного многочлена степени N. При этом используется га неискаженных дтсчетов, предшествующих искаженному, и п отсчетов, следуюпщх за искаженным .

На вход 9 с периодом Т поступают Отсчеты сигнала, которые записываются в блок 2 задержки по переднему фронту синхроимпульсов. При появлении на основном выходе блока задержки искаженного отсчета разность между ним и соседним отсчетом превьшает допусковую и на выходе компаратора 3 появляется сигнал логической единицы На инвертирующем выходе D-триггера находится логическая единица до прихода следующего синхроимпульса. Поэтому элемент И,, воздействуя на блок 5 коммутации, подключает выход алггебраического сумматора 4 к

Составитель Г Редактор Н. РогуличТе гред М. Дидык

Заказ 1298/50

Тираж 704

входу блока 6, заменив искаженное входное значение на рассчитанное в I алгебраическом сумматоре 4 по соседс ним, неискаженным значениям. Затем D-триггер по переднему фронту синхроимпульса переводится в противоположное состояние, на выходе элемента И 8 появляется нуль и основной выход

o блока 2 снова подключается к входу блока-6.

t

Формула изобретения

5 Интерполятор, содержащий блок задержки, вход которого является вхо- дом интерполятора, генератор синхроимпульсов, выход которого соединен с входами синхронизации блока задерж0 ки и блока аналоговой интерполяции, алгебраический сумматор, входы которого соединены с группой выходов блока задержки, а выход - -с первым информационным входом блока коммута5 ции, выход которого соединен с .информационным входом блока аналоговой интерполяции, выход которого является выходом интерполятора, отличающийся тем, что, с целью

0 повышения достоверности интерполяции при наличии одиночных искаженных отсчетов, интерполятор содержит двух- пороговый компаратор, D-триггер и элемент И, при этом основной выход

5 блока задержки соединен с вторым информационным входом блока коммутации и первым входом двухпорогового компаратора, второй вход которого соединен с выходом группы выходов блока

0 задержки, который характеризуется задержкой, на один шаг большей, чем задержка по основному выходу блока злдержки, выход двухпорогового компаратора соединен с информационным вхо5 дом D- триггера и первым входом элемента И, выход генератора синхроимпульсов соединен с синхронизирующим входом D-триггера, а его инверсный вьгход - с вторым входом элемента И,

.выход которого соединен с управляющим входом блока коммутации

сипов

Корректор М. Максимишинец

Подписное

Изобретение относится к вычислительной технике. Цель изобретения - повьшение достоверности интерполяции при наличии одиночных искаженных отсчетов. Интерполятор содержит генератор 1 синхроимпульсов, блок задержки 2, двухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерполяции, D-триггер 7, элемент И 8, вход 9, выход 10. При появлении искаженного входного значения, отклонение которого от соседнего превьппает допуск, установленный компаратором, оно заменяется усредненным значением, рассчитанным по соседним значениям. 1 ил. i (Л С