Запоминающее устройство с коррекцией ошибок Советский патент 1988 года по МПК G11C29/00 

фиг.

Изобретение относится к вычислительной технике и может быть исполь зовано при разработке запоминающих устройств ЭВМ и систем хранения ин- формации.

Цель изобретения - упрощение устройства за счет уменьшения емкости блока памяти данных.

На фиг.1 приведена структурная схема запоминающего устройства с коррекцией ошибокj на фиг, 2 - структурная схема блока контроля и коррекции ошибок.

Устройство содержит (фиг.1) блок кодирования, блок 2 памяти данных, блок 3 памяти контрольной информации блок 4 контроля и коррекции ошибок, блок 5 формирования контрольных сигналов, первый 6 и второй 7 блоки свертки по модулю два контрольной информации и блок 8 сравнения. Блок 4 содержит (фиг.2) блок 9 кодирования формирователь 10 синдрома, блок 11 декодирования и блок 12 коррекции.

Устройство работает в двух режимах: записи и считывания.

В режиме записи ка информационные входы устройства подается k-разряд- ное информационное слово с соответствующими контрольными байтными разрядами. На выходе блока 6 формируется дополнительный контрольный разряд так, чтобы k-разрядное информационное слово с k/8 контрольными байтными и с дополнительным контрольным разрядами было нечетным. Слово, содержащее k информационных разрядов с дополнительным контрольным разря- дом, контролируется корректирующим кодом, (k+1)-разряднов слово подается на информационные входы блока 2 и блока 1 кодирования, на выходе которого формируется г контрольных разрядов путем подсчета четности сумм для определенных групп информационных k+1 разрядов, г-разрядное контрольное слово подается на информационный вход блока 3.

В режиме c итывaния (k+1 )-разряд- ное информационное слово и г-разрядное контрольное слово подаются на входы блока А контроля и коррекции ошибок, где производится выявление и коррекция ошибок в (k+1)-разрядном информационном слове.Скорректированное k-разряднос информационное слово с выхода блока 4 контроля и коррек

с

0

5 0 5

О д

5

5

0

ции ошибок подается на выход устройства и на вход блока 5. Контрольные байтные разряды получают путем суммирования по модулю два сигнала байта. Контрольные байтные разряды подаются на выход устройства с выхода

блока 5.

(

В предлагаемом устройстве корректирующие коды исправляют одиночные ошибки и обнаруживают двойные ошибки, но не выявляют полного пропадания слова на выходах блоков 2 и 3. При этом на выходах устройства формируется нулевое слово с правильными контрольными разрядами. Контрольные байтные разряды не контролируются корректирующими кодами, т.е. не выявляется неисправность блока 5. Все это выявляется путем с.равнения дополнительного контрольного разряда, сформированного на выходе блока 7 с дополнительным контрольным разрядом, сформированным на выходе блока 4.При несравнении входных сигналов на выходе блока 8 формируется сигнал.

Формула изобретения

Запоминающее устройство с коррекцией ошибок, содержащее блок памяти данных, блок памяти контрольной информации, блок кодирования, блок контроля и коррекции ошибок, информационный выход которого является информационным выходом устройства, информационный и контрольный входы блока контроля и коррекции ошибок соединены соответственно с выходами блока памяти данных и блока памяти контрольной информации, информационный вход которого подключен к выходу блока кодирования, входы информационных разрядов блока памяти данных и информационные входы блока кодирования поразрядно объединены и являются информационными входами устройства, адресные входы, входы записи-чтения и входы выборки блока памяти данных и блока памяти контрольной информации соответственно объединены и являются адресным входом, входом разрешения записи-чтения и входом обрап1е- ния устройства, отличающее- с я тем, что, с целью упрощения устройства за счет уменьшения емкости блока памяти данных, в него введены блок сравнения, блок формирования контрольных сигналов, первый и второй блоки свертки по модулю два контрольной информации, причем входы первого блока свертки по модулю два контрольной информации являются входами контрольной информации устройства, выход первого блока свертки по модулю два контрольной информации соединен с входом контрольного разря- да памяти данных и контрольным входом блока кодирования, информационный выход и контрольный выход блока контроля и коррекции ошибок подключены соответственно к входу блока формирования контрольных сигналов и первому входу блока сравнения, второй вход которого соединен с выходом второго блока свертки по модулю два контрольной информации, входы которого соединены с выходами блока формирования контрольных сигналов, выход блока сравнения является выходом Неисправимая ошибка устройства, выходы блока формирования контрольных сигналов являются выходами контрольной и фopмaции устройства.

Изобретение относится к вычислительной технике и может быть использовано при разработке запоминающих устройств ЭВМ и систем хранения информации. Целью изобретения является упрощение устройства за счет уменьшения емкости блока памяти данных. Устройство содержит блок 1 кодирования, блок 2 памяти данных, блок 3памяти контрольной информации,блок 4контроля и коррекции ошибок, блок 5формирования контрольных сигналов, первый 6 и второй 7 блоки свертки по модулю два контрольной информации и блок 8 сравнения. 2 ил.

фиг2