Устройство для регистрации дискретных сигналов Советский патент 1988 года по МПК H04L15/24 

00

со

4

4;

О

Изобретение относится к технике электрсзсвязи и может использоваться для регистрации элементарных посылок при обмене телеграфной информацией или данными. ,

Цель изобретения - повышение помехозащищенности

На чертеже представлена структурная электрическаях схема предлагаемо- го устройства

Устройство для регистрации дискретных сигналов содержит входной триггер 1, первый 2 и второй 3 элементы , первый 4 и второй 5 счетчики, каждый из которых состоит из п

и эле

геров 4.1-4оП,элемента И 4, мента ИЛИ 4..2 , первый 6 и второй 7 блоки памяти, выходной триггер 8, первый триггер 9э реверсивный счетчик 10, делитель 11 ч,астоты, второй триггер 12, первый 13 и ёторой 14 блоки ключей, каждый из которых состоит из п элементов И 13.1 - 13,п.

Устройство работает следующим образом.

При поступлении на вход устройства сигналов входной триггер 1 и первый триггер 9 меняют свое у состояние в зависимости от полярности сигнала. Если на длине элементарной посылки не появляется второго фронта что свидетельствует об отсутствии дробления, то первый триггер 9 под действием фазирукщего сигнала, посту- пагадего на его второй вход, устанавливается в нулевое состояние Если на длине элементарной посылки несколко положительных фронтов, что свидетельствует о наличии дроблений, то на выходе первого триггера 9 появляет ся соответствующее количество импульсов, поступающих на первый вход реверсивного счетчика 10 В результате единица,- записанная в реверсивный счет- чик 10, продвигается в прямом направлении на соответствующее количество тактов. На второй вход реверсивного счетчика 10 поступают импульсы с выхода делителя 1 частоты и продвигаю единицу в обратном направлении.

В зависимости от величины дроблений элементарных посылок на одном из клходов реверсивного сЧетчика 10 появляется сигнал. При этом на перво или втором шлходе входного триггера 1 появляется сигнал, который поступает на первый вход первого элемента И 2 или первый вход второго элемента

10

15

20

25

30

35

40д

0

5

И 3 и разрешает прохождение управ- , лянхцей частоты через вторые входы этих элементов И 2 и 3 на их выходы.

При поступлении положительной элементарной посылки на вход устройства входной триггер 1 и первый триггер 9 срабатывают и устанавливаются в единичное состояние Если дробления эле мен т ар ных по сыло к отсутствуют, т.е. имеют место лишь краевые искажения, тогда через определенный промежуток времени на первом выходе реверсивного счетчика 10 появляется сигнал, который поступает на первый вход второго триггера 12 и устанавливает его в нулевое состояние. В результате на его выходе, а следовательно, и на вторых входах первого 13 и второго 14 блоков ключей сигнал отсутствует и элементы И 13.1 ЗоП первого 13 / и второго 14 блоков ключей закрыты Управляющий сигнал с выхода первого элемента И 2 поступает через вход (п+2) первого счетчика 4 на вход триггера 4.1, который срабатьгеает и устанавливается в единичное состояние Сигнал с выхода триггера 4.1 поступает на первый вход элемента И 4.. 5 на второй вход которого поступает разрешающий сигнал с инверсного второго выхода триггера 4.и, поскольку триггеры 4.2 - 4,п находятся в нулевом состоянии, так как элементы И первого блока ключей закрыты и управляющая частота с его первого входа на выходы 1-п не поступает Б результате этого с выхода элемента И 4.f,.i первого счетчика 4 через первый вход элемента ИЛИ 4.+ сигнал поступает на первый вход первого блока 6 памяти, с которого оче- .редным фазирующим сигналом считывается на первый вход выходного триггера 8 и переводит его в единичное состояние, что соответствует регистрации положительной посылки

При поступлении отрицательной посылки входной триггер 1 устанавли- вается в нулевое состояние. На его втором выходе появляется сигнал, который разрешает прохождение управляющей частоты через второй элемент ИЗ, Сигнал на первом выходе входного триггера 1 пропадает и запрещает прохождение управляющей частоты через первый элемент И 2 о В этом слзгчае аналогичным образом работают первый разряд второго счетчика 5 и второй

блок 7 памяти, вследствие чего выходной триггер 8 регистрирует отрицателную посылку.

Случай, когда работают только

первые разряды первого 4 и второго 5 счетчиков, является реализацией метода стробирования

При наличии соответствующей величины дроблений элементарных посылок на выходе первого триггера 9 появляются сигналы, которые продвигают единицу в реверсивном счетчике 10 в прямом направлении, и на его втором выходе появляется сигнал, который

устанавливает второй триггер 12 в единичное состояние. Вследствие этого открываются элементы И 13о1- 13,п первого 13 и второго 14 блоков ключей, пропуская управляющую часто- ту на соответствуклцие входы первого А или второго 5 счетчиков в зависимости от полярности посылки При приеме положительной посылки управляющие сигналы через первый элемент И 2 поступают на первый вход первого блока 13 ключей и далее через вторые входы элементов И - 13оП на вторые (счетные) входы триггеров 4.2- 4„п, продвигая в них единицу, за-

писанную в триггер 4.1 С первого выхода триггера 4.п через второй вход элемента ИЛИ 4. сигнал записывается в первый блок 6 памяти, с выхода которого очередным фазирую- щим сигналом он записывается в выходной триггер 8, который регистрирует положительную посылку. Одновременно фазирующий сигнал поступает на третьи входы триггеров 4,2-4.п

и второй вход первого триггера 9, устанавливая их в нулевое состояние.

При поступлении на вход устройст- ства отрицательной посылки на втором-выходе входного триггера 1 появ- ляется сигналу который поступает на первый вход второго элемента ИЗ,. Теперь управляющие сигналы через его вход поступают на первый вход второго блока 14 ключей и вход (п+2) второ- го счетчика 5 , работ а которых аналогична работе первого блока 13 ключей и первого счетчика 4 Принимаемая посылка через второй блок 7 памяти поступает на выходной триггер 8, который регистрирует отрицательную посылку,

В случае искажения элементарной посылки дроблениями в работе участвуют и первый 4 и второй 5 счетчики

При Этом регистрируется положительная и отрицательная посылки в зави- симости от того, в каком состоянии продолжительнее находился входной триггер 1 на длине элементарной посылки. Для этого управляющая частота выбирается такой, что к моменту прихода фазирующего сигнала один из счетчиков 4 или 5 заканчивает свою работу и в его последний разряд записывается единица, которая устанавливает выходной триггер 8 в соот- ветствукяцее состояние,

, когда работают все разряды первого 4 и второго 5 счетчиков является реализацией дискретного интегрального метода .

Формула изобретения

1, Устройство для регистрации дискретных сигналов, содержащее входной триггер, выходы которого подключены к первому входу первого элемента И, выход которого через первый счетчик соединен с первым входом первого блока памяти, и к первому входу второго элемента И, выход которого через второй счетчик соединен с первым входом второго блока памяти, выход которого и выход первого блока памяти подключены к входам выходног триггера, при этом вторые входы первого и второго элементов И являются управляющим входом устройства, фази- рунщим входом которого являются вторые входы первого и второго блоков памяти и первого и второго счетчиков отличающееся тем, что, с целью ловышения помехозащищенности введены два триггера, два блока ключей и последовательно соединенные делитель частоты и реверсивный счетчик к второму входу которого подключен выход первого триггера, первый и второй входы которого соединены соответственно с входом входного триггера который является информационным входом устройства, и с фазирующим входом устройства, причем выходы первого и второго элементов И соединены соответственно с первыми входами первого блока ключей, выходы которо- го подключены к дополнительным входам первого счетчика, и второго блока ключей, выходы которого подключены к дополнительным входам второго счетчика, а выводы рев.ерсивного счет

5.. 1

чика соединены с входами второго триггера,выход которого подключен к вторым входам первого и второго блоков ключей, вход делителя частоты соединен с управляющим входом уст- ройствао

2, Устройство по По 1, о т л и - чающееся тем, что каждый счетчик содержит последовательно соедлненные элемент И и элемент ИЛИ, выход .которого является выходом счет

39445 6

чика, и последовательно соединениьге триггеры, при этом выход первого триггера и первый и второй выходы последнего триггера соединены соответственно с первым входом элемента И, с вторым входом элемента ИЛИ и с вторым входом элемента И, а вход первого триггера является входом счетчика, вторым и дополнительными входами которого являются соответственно третьи и вторые входы всех триггеров, кроме первого.

fO

Изобретение относится к технике электросвязи. Цель изобретения - повышение помехозащищенности.Устр-во содержит входной триггер 1,элементы И 2 и 3, счетчики 4 и 5, каждый из которых состоит из п триггеров 4,-4f,, элемента И и элемента ИЛИ , блоки 6 и 7 памяти, выходной триггер 8. Для достижения цели .-в устр-во введены два триггера 9 и 12, два блока ключей 13 и 14 и последовательно соединенные реверсивный счетчик 10 и делитель 11 частоты. Случай, когда работают только первые разряды счетчиков 4 и 5, является реализацией метода стробирования. Случай, когда работают все разряда счетчиков 4 и 5, является реализацией дискретного интегрального метода. 1 з,п.ф-лы, 1 ИЛоо «