Регенератор двоичных сигналов Советский патент 1980 года по МПК H04B3/02 

Изобретение относится к радиотехнике и может использоваться в аппаратуре передачи дискретной информации .. Известен регенератор двоичных сиг налов , содержащий блок элементов буферной памяти, два объединенных по входу распределителя для записи и считывания информации, задающий ген ратор, подключенный к входу блока синхронизации, и выходной триггер | Однако такой регенератор не обес печивает высокой точности регенерации . Цель изобретения - повышение точности регенерации. Для этого в регенератор двоичных сигналов, содержгиций блок элементов буферной памяти, два объединенных п входу распределителя для записи и считывания информации, задающий ген ратор, подключенный к входу блока синхронизации, и выходной триггер, введены асинхронный приемник, элемент ИЛИ, блок элементов записи, блок элементов считывания, блок эле ментов ИЛИ, ключ и последовательно соединенные блок добавления, блок вычитания, распределитель и коммутэ тор, один выход коммутатора через первый счетчик подключен ко входу блока добавления, второй выход через второй счетчик подключен к другому входу блока вычитания, а третий выход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи, а через элемент ИЛИ - к другому входу коммутатора и другому входу блока синхронизации, первый выход которого подключен к другому входу блока добавления, а второй выход подключен к входу ключа, выход которого подключен к управляющему входу первого распределителя для записи и считывания информации,:разрядные выходы которого подключены к входам блока элементов считывания, выходы которого через блок элементов ИЛИ подключены к входам выходного триггера, при этом четвертый выход коммутатора подключен к управляющему входу второго распределителя для записи и считывания информации, разрядные клходы которого через последовательно соединенные блок элементов записи и блок элементов буферной

па м-т ; подключены к другим входам блока элементов считывания, причем выходы блoka элементов памяти подключены соответственно к другим входам блока элементов записи, при этом соответствующий разрядный выход второго распределителя для записи и считывания информации подключен к другому входу ключа, а выход задающего генератора подключен к другому входу асинхронного приемника при этом на третий вход ключа и другие входы первого и второго распределителей для записи и считывания информации подан сигнал установка нуля ,,

На чертеже дана структурная электрическая схема предложенного регенератора.

Регенератор двоичных сигналов содержит блок 1 элементов буферной памяти, распределители 2.и 3 для записи и считывания информации, задающий генератор 4, блок 5 синхронизации, выходной триггер 6, асинхронный приемник 7, элемент ИЛИ 8, блок 9 элементов записи, блок 10 элементов считывания, блок 11 элементов ИЛИ, ключ 12, блок 13 добавления, блок 14 вычитания, распределитель 15, коммутатор 16, счетчики 17 и 18.

Устройство работает .следующим образом.

Сигнал двоичной информации поступает на вход асинхронного приемника 7, на выходах которого,в зависимости от входного сигнала формируются импульсы, соответствующие границам (знакопеременам) элементарных посылок. Импульсы, соответствующие положительным знакопеременам (О двоичной информации переходит в ); снимаются с одного входа, импульсы отрицательных знакоперемен ( переходит в О) - с другого выхода. Асинхронный приемник 7 устраняет дробления посылок и работает по дискретному принципу, для чего на один из входов его подается сигнал частоты дискретизации от задающего генератора 4. При этом специальных синхронизирующих импульсов для работы асинхронного приемника 7 не требуется. Импульсы положительных и отрицательных знакоперемен во входном сигнале подаются на входы блока 9 элементов записи. С выхода блока 5 синхронизации через блоки добавления 13 и вычитания 14 поступает на вход распределителя 15 импульсный сигнал с частотой, превышающей в 4 раза такРаспределитель 15

товую частоту

рассчитан на 4 выхода и одновременно выполняет функцию обычного счетчика, поэтому сигнал с 4-го выхода распределителя 15 имеет тактовую частоту и управляет работой распределителя 2.

При отсутствии фазовых флуктуации во входном сигнале импульсная частота и фаза сигнала с выхода распределителя 15 совпадает с тактовой частотой fg. При появлении фазовых флуктуации, особенно коррелированных, входной сигнал смещается по фазе в сторону, тогда как фаза сигнала записи без принятия специальных мер остается неизменной вследствие высокой инерционности олока 5 синхронизации, Если при этом осуществлять запись информгщии в блок 1 элементов с неизменной тактовой частотой, то появл ются сшибки, когда амплитуда качаний совместно с шумовыми флуктуациями фазы границ посылок превышает половину длительности посылок.

Дпя того, чтобы при записи в блок 1 элементов ошибок не происходило, фдза сигнала записи должна повторять фазовые качания входного сигнала, т.е. в соответ ствии с фазой входного сигнала должна изменяться фаза управляющих имЛульсов выхода распределителя 15.

При отсутствии качаний сигнала на входе регенератора фазовое положение ефлуктуирующих границ посылок соответствует середине тактового периода импульсной последовательности с выхода распределителя 15. Реальные шумовые флуктуации границ посылок обычно невелики и в основном находятся в промежутке от +1/4Со{где т: - длительность неискаженной элементарной посылки).

Качания фазы входного сигнала приводят к тому, что, начиная с некоторого момента времени фаза границы элементарной посылки приобретает регулярное смещение, которое, превышая значение ±1/4tQ, начинает совпадать во времени либо с (-1/4То), либо с ( + 1/4 тгд) состояниями распределителя 15. Если таких совпадений насчитывается три подряд, то происходит добавление или вычитание импульсов на входе распределителя 15.

Это, в свою очередь, приводит к изменению фазы импульсов (сигнала записи) на +1/4 (или -1/4) периода тактовой частоты fо и обеспечивает слежение за фазовым качанием входного сигнала, так как после такой подстройки фазы сигнала записи фазовое положение последующих границ элементарных посылок приходится уже опять примерно на середину тактового периода стробирующих импульсов. Если качание входного сигнала продолжается и дальшеИ превышает +1/2То(или , то происходит еще одно вычитание (или добавление), что приводит к изменению фазы сигнала записи на 1/2 тактового периода.

При ослаблении качания (изменении фазы в сторону нормального положения) происходит обратная подстройка - путем добавления и вычитания импульсов установится первоначальная нормальная

фаза гнала записи. Вероятность смещения драницы посылки за пределы ±1/41 три раза подряд из-за обычных краевых искажений ничтожно мала,

Сигнчш на вход каждого из счетчиков 17 и 18 поступает с выхрда ком-. мутатора 16, на входы которого подаются импульсы знакоперемен во входно сигнале и потенциалы с выхода распределителя 15,

Импульсы с выходов счетчиков 17 и 18 поступают на входы блоков додавления 13 и вычитания 14,

Перевод процесса записи из одной ячейки блока 1 элементов в Другую происходит в момент появления очередного стробирующего импульса (сигнала записи), В связи с этим первоначальная запись информации в каждую последующую ячейку осуществляется в зависимости от того, что записано в предЕлдущей ячейке, Если в предыдущей ячейке была записана (или О), то и в последующую вводится 1 (или, соответственно, О ) , Этот процесс осуществляется в моменты переключения ячеек блока 1 элементов.

Если в течение нового тактового интервала знакоперемена двоичной информации отсутствует, то и состояние ячейки блока 1 элементов не изменяется. Если знак посылки изменился, автоматически меняется состояние последующей ячейки,

Последовательность считывания и переключения с одной ячейки блока 1 элементов на другую обеспечивается распределителем 3,

Считывание информации в регенераторе отстает от записи на время, раз ное n/2i:o, где п - число ячеек блока элементов (в нашем случае п 4), Для предотвращения переполнения блока элементов максимальный уход фаэы входного сигнала в этом случае допускается равным +п/2С. Запаздывание цикла считывания относительно цикла записи на время осуществляется следующим образом.

Началом цикла записи можно считат .момент появления заднего фронта первого импульса, поступившего на вход распределителя 2. Для обеспечения отставания цикла считывания на 2 С он должен начаться в момент появления заднего фронта третьего импульса который совпадает с задним фронтом импульса на втором выходе распределителя 2, Поэтому сигнал с этого выхода открывает через ключ 12 доступ тактовым импульсам на вход распределителя 3, Ключ 12 закрывается импульсом установка О , который формируется в момент включения аппаратуры Этим же импульсом в момент начала

работы регенератора осуществляется установка нуля распределителей 2 и 3.

Таким образом, в регенераторе двоичных сигналов происходит уменьшение вероятности ложного приема информации и обеспечение высокой цикловой устойчивости тактовой синхронизации.

Формула изобретения

Регенератор двоичных сигналов, содержащий блок элементов буферной памяти, два объединенных по входу распределителя для записи и считывания информации, задающий генератор, подключенный к входу блока синхронизации, и выходной триггер, отличающийся тем, что, с целью повьашения точности регенерации, введены асинхронный приемник, элемент ИЛИ, блок элементов записи, блок элементов считывания, блок элементов ИЛИ, ключ и последовательно соединенные блок добавления, блок вычитания, распределитель и коммутатор один выход коммутатора через первый счетчик подключен ко входу блока добавления, второй выход через второй счетчик подключен к другому входу блока вычитания, а третий выход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи, а через элемент ИЛИ - к другому входу коммутатора и другому входу блока синхро низации, первый выход которого подключен к щзугому входу блока добавления, а второй выход подключен к входу ключа, выход которого подключен к управляющему входу первого распределителя для записи и считывания информации, разрядные выходы которого подключены к входам блока элементов считывания, выходы которого через блок элементов ИЛИ подключены к входам выходного триггера, при этом четвертый выход коммутатора подключен к управляющему входу второго распределителя для записи и считывания информации, разрядные выходы которого через последовательно соединенные блок элементов записи и блок элементов буферной памяти подключены к другим входам блока элементов считывания, причем выходы блока элементов памяти подключены соответственно к другим входам блока элементов записи, при этом соответствующий разрядный выход второго распределителя для записи и считывания информации подключен к другому входу ключа, а выход задающего .генератора подключен к другому входу I асинхронного приемника, при этом на третий в1сод ключа