СО
со о о
00
со
название | год | авторы | номер документа |
---|---|---|---|
Цифровой следящий фазометр | 1990 |
|
SU1748085A1 |
Цифровой фазометр | 1987 |
|
SU1458836A1 |
Цифровой фазометр | 1982 |
|
SU1075187A1 |
Преобразователь сдвига фаз в цифровой код | 1978 |
|
SU781708A1 |
Цифровой коммутационный фазометр | 1978 |
|
SU765749A1 |
Устройство для поверки цифровых измерителей девиации фазы | 1990 |
|
SU1781651A1 |
Цифровой фазометр | 1986 |
|
SU1287037A1 |
Цифровой фазометр | 1982 |
|
SU1061062A1 |
Цифровой фазометр | 1983 |
|
SU1128187A1 |
Фазометр | 1991 |
|
SU1817037A1 |
Изобретение относится к элект- рическим измерительным устройствам и может быть использовано для непрерывного слежения за разностью фаз двух электрических колебаний в системах хранения времени и радионавигации. Целью изобретения является повьшение быстродействия фазометра. Цифровой следящий фазометр состоит из формирователя 1 мерных интервалов, ключа 2, делителя 3 частоты, линейного счетчика 4, генератора 5 измерительных импульсов, линии 8 задержки и реверсивного счетчика 9. В него введены регистр 12, блок 13 сравнения и два блока 10 и 11 управления, а также новые связи, между элементами. В описании приведены примеры реализации блоков 10 и 11 управления. 1 з.п. ф-лы, 3 ил. i (Л
It
If f
ОЙЛ./
: Изобретение относится к электрическим измерительным устройствам и может быть использовано для непрерывного слежения за разностью фаз двух электрических колебаний с выдачей приращения разности фаз за интервал времени измерения в системах хранения времени и радионавигационных системах.
Целью изобретения является повыше- : ние быстродействия фазометра, : На фиг. 1 представлена CTpykTyp- |ная схема цифрового следящего фазо- Ыетра; на фиг. 2 - структурная схема блока управления; на фиг. 3 - структурная схема блока сравнения.
Фазометр содержит последовательно соединенные формирователь 1 мерных интервалов, ключ 2, первый делитель 3 частоты и линейный счетчик 4э а также последовательно соединенные генератор 5 импульсов, выход которого подсоединен к второму входу к,пюча 2, второй 6 и третий 7 делители часто1Ъ1 и линию 8 задержки, а также реверсив- ньй счетчик 9 и блоки 10 и 11 управления. Линейный счетчик 4 через регистр 12 соединен с блоком 13 сравне
Iния, при этом управляющий вход регист-зо узлов сравнения кодов объединены и
: ра 12 подсоединен к выходу линии 8 :задержки. Первые входы блоков 10 и 11 управления соединены: с. выходом вто- Iporo делителя 6 частоты. Первые выхо- ды первого 10 и второго 11 блоков управления соединены с входами сложения и вычитания соответственно реверсивного счетчика 9, выходы которого соедд - .нены с вторыми входами блока 13 срав- ;нения. Второй выход первого блока 10 управления соединен с вторым входом второго блока 11 управления, второй выход второго блока 11 управления со- 1единен с вторым входом первого блока 10 управления.
Первый выход блока 13 сравнения соединен с третьим входом первого блока 10 управления, второй выход блока 13 сравнения соединен с третьим,, входом второго блока управления, третий выход блока 13 сравнения соединен с четвертым входом первого блока :10 управления и пятьвч входом второго
блока 11 управления. Четвертый выход рых пропорционально разности фаз. Деблока 13 сравнения соединен с четвертым входом второго блока 11 управления и пятым входом первого блока 10 управления.
лители 3, 6, 7 частоты и линейньй счетчик 4 обеспечивают преобразование последовательной информации в параллельную с последующей записью в реO
5
5
Блоки 10 и 11 управления содержат два элемента И 14 и 15, два элемента ИЛИ 16 и 17 и элемент НЕ 18. Первые входы элементов И 14 и 15 объединены и соединены с первым входом блока 10 (11) управления. Выходы элементов И 14 и 15 подсоединены к входам первого элемента ИЛИ 16, выход которого соединен с первым выходом блока 10 (11) управления. Вторые входы второго 14 и первого 15 элементов И соединены соответственно с вторым и третьим входами блока 10 (11) управления, третий вход элемента И 14 соединен с выходом элемента ИЛИ 17, первый и второй входы которого соединены с четвертым и пят ым входами блока 10 (11) управления. Третий вход элемента И 15 соединен с первым входом элемента ИЛИ 17, а четвертый вход Ъле- мента И 15 соединен с вторым выходом блока 1Q (11) управления и выходом элемента НЕ 18, вход которого соединен с вторым входом элемента И 14.
Блок 13 сравнения содержит пять узлов 19-23 сравнения кодов и два элемента И 24, 25, Входы первого 19, второго 20 и первые входы пятого 23
0
5
0
5
,,
соединены с первыми входами блока 13 сравнения. Входы третьего 21, четвертого 22 и вторые входы пятого 23 узлов сравнения кодов объединены и являются вторым входом блока 13 сравнения. Выходы первого 19 и третьего 21 узлов сравнения кодов соединены с входами первого элемента И 24, выход которого соединен с первым выходом блока 13 .сравнения. Выходы второго 20 и четвертого 22 узлов сравнения кодов соединены с входами второго элемента И 25, выход которого соединен с вторым выходом блока 13 сравнения, третий и четвертый выходы которого соединены с выходами пятого узла 23 сравнения кодов.
Устройство работает следующим образом.
Формирователь 1 мерных интервалов формирует импульс, пропорциональный разности фаз входных сигналов F и F. На выходе ключа 2 образуются пачки импульсов , число импульсов в которых пропорционально разности фаз. Делители 3, 6, 7 частоты и линейньй счетчик 4 обеспечивают преобразование последовательной информации в параллельную с последующей записью в регистр 12. Перевод дискретной (пачками) информации о разности фаз в постоянную производится путем записи информации в регистр 12. Объемы линейного счетчика 4, регистра 12 и реверсивного счетчика 9 должны быть равны. При поступлении импульса с третьего делителя 7 через линию 8 задержки на регистр 12 информация из линейного счетчика 4 переписывается в регистр 12„ В блоке 13 сравнения сравнивается информация в виде цифрового кода, содержащая в регистре 12 и реверсивном счетчике 9. Если цифровой код, содержащийся в реверсивном, счетчике 9, меньше кода в регистре 12, то на третьем выходе блока 13 сравнения вьщается сигнал разрешения на четвертый вход первого блока 10 управленияj поэтому счетные импульсы с второго делителя 6 частоты проходят через элемент И 15 и элемент ИЛИ 16 первого блока 10 управления на вход сложения реверсивного счетчика 9. При этом 25 действие измерения разности фаз в
на третий и четвертый входы элемента И 15 поступает сигнал разрешения через элемент НЕ 18 этого же блока 10 и с четвертого выхода блока 13 срав- нения. Импульсы поступают на ревер- сивньй счетчик 9 до тех пор, пока код реверсивного счетчика 9 не станет равным коду регистра 12. При достижении равенства кодов снимается сигнал разрешения с блока 10 управления по третьему входу.
Аналогично происходит подстройка реверсивного счетчика 9, если величина цифрового кода, содержащегося в- нем, больше кода, содержащегося в регистре 12, при этом счетные импульсы поступают на вход вычитания реверсивного счетчика 9 и работает второй блок 11 управления.
Для исключения пересчета реверсивного счетчика 9 при перекоде кода регистра 12 из нулевого состояния в максимальное используются дополнительные узлы 19-22 сравнения кодов в блоке 13 сравнения. Если в регистре 12 : записан максимальный цифровой код и реверсивный счетчик уравновесился, то с изменением информации на единицу в регистре 12 устанавливается код, равный нулю (случай увеличения разности фаз измеряемых сигналов). Для иск.гпочения пересчета реверсивного счетчика 9 с максимального значения до нуля срабатывают узлы 19 и 21 ера-
внения кодов, причем узел 21 выдает сигнал о том, что код регистра 12 равен нулю, а узел 19 - что код реверсивного счетчика 9 максимален. Элемент И 24 выдает сигнал логической единицы на первый выход блока 13 сравнения, который поступает на блоки 10 и 11 уравнения, закрывает прохождение импульсов через элемент И 15 второго блока 11 управления и разрешает прохождение импульсов счета через элемент И 14 первого блока
10управления. С изменением информации еше на единицу в регистр 12 разрешается прохождение импульсов через элемент И 15 блока 10 управления.
Аналогично работает второй блок
11управления при переходе информации в регистре 12 от нуля к максимуму (случай уменьшения разности фаз входных сигналов).
Таким образом, цифровой следящий фазометр позволяет повысить быстроследящем режиме.
Время измерения фазометра, принятого за прототип, определяется по следующей формуле:
макс
MN
f
N 2
(1)
где Т,
5
0
максимальное время отработки фазометра, равное N/2 тактам;
коэффициент деления 1-го делителя и объем линейного и реверсивного счетчиков; коэффициент деления 2-го делителя;
частота генератора импульсов. Зададим f 1 МГц, N 1000, М
Mav.c
N
М
f 10, тогда
45
io-igoo-шоо То 2
5 с.
0
где Т
макс
Время измерения описанного цифрового следящего фазометра определяется по следующей формуле:
Т/макС - )
максимальное время отработки фазометра, равное одному такту; в соответствии с формулой
(1).
При f 1 МГц. К 1000, М 10
. 12..1000 - 1П-2
10
5 M,N,f
М«чс
10-2 с.
Согласно приведенным выводам цифро- пой следящий фазометр обладает значительно более высоким быстродействием по сравнению с известны;-1и устройствами г что особенно важно в системах слежения за фазой.
Форму. а изобретения
держащий последовательно соединенные формирователь мерных интервалов, вход КОТОРОГО соединен с входными клемма- устройства, ключ, первый делитель частоты и линейный счетчик, а также Последовательно соединенные генератор измерительных импульсов, выход которого одновременно подсоединен к второму входу ключа, второй и третий де- Лители частоты и линит-о задержки, а реверсивный счетчик, о т л и - а ю щ и и с я тем, что, с целью йовышения быстродействия, введены Подсоединенные к линейному счетчику Последовательно соединенные регистр и блок сравнения, а также два блока управления, при этом управляющий вход Г гистра подсоединен к выходу линии задержки, первые входь.1 блоков управления соединены с выходом второго де- лИтеля частоты, первые, выходы перво- гЬ и второго блоков управления - с вНодами сложения и вычитания соответ- с гвенно реверсивного счетчика9 выходы которого соединены с вторыми входами блока сравнения, второй вьпсод первого блока управления соединен с вто- pifM входом второго блока управления,- второй выход второго блока управления с вторым входом первого блока управления, первый выход блока сравнения - с третьим -входом первого блока управления, второй выход блока сравнения - с третьим входом второго блока управления, третий выход блока сравнения - с четвертым входом первого блока уп- рйвления и пятым входом второго блока управления, а четвертый выход блока сравнения соединен с четвертым вхо
дом второго, блока управления и пятым входом первого блока управления.
2, Фазометр по п. 1, отличающийся тем, ЧТО; блок управления содержит два элемента И, два элемента ИЛИ и элемент НЕ, причем первые входы элементов И объединены и соединены с первым входом блока управления, а их
0 Q
элемента ИЛИ, выход которого соединен с первым выходом блока управления, при этом вторые входы соответственно второго и первого элементов И соединены с вторьм.и третьим входами блока управления, четвертый и пятьм входа которого - соответственно с первым и вторьпуг входами второго элемента ИЛИ, выход которого соединен с третьим входом первого элемента И, третий вход второго -элемента И соединен с первым входом второго элемента ИЛИ, а четвертый вход второго элемента И с вторым выходом блока уп-. 5 равления и выходом элемента НЕ s вход которого соединен с вторым входом первого элемента И,
5
вторыми входами блока сравнения, выходы первого и третьего узлов сравнения кодов соединены с входами первого элемента И, выход которого соединен с первым выходом блока срав- нения выходы второго и четвертого узлов, сравнения кодов соединены с входами второго элемента И, выход которого соединен с вторым выходом бло-. ка сравнения, третий и четвертый выходы которого соединены с выходами пятого узла сравнения кодов.
Редактор А. Маковская
Составитель М. Катанова
Техред-М.ХоданичКорректор и. Муска
фиг 2
ff5
фи.З
Цифровой следящий фазометр | 1978 |
|
SU989491A1 |
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Цифровой следящий фазометр | 1977 |
|
SU661399A1 |
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Авторы
Даты
1988-05-15—Публикация
1986-08-04—Подача