Устройство для возведения в степень Советский патент 1988 года по МПК G06F7/552 

(Л

Изобретение относится к вычислительной технике и может быть использовано При построении измерительно- вычислительной аппаратуры,

Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности возведершя числа в дробную степень..,

На фиг о I представлена структур- йая схема устройства для возведения $ степень; на фиг. 2 - схема управляемого делителя частоты.

Устройство (фиг, 1) содержит генератор 1 тактовых импульсов, элементы 1 2-7, элемент ИЛИ 8, делители 9-11 « астоты, регистр 12, счетчики 13-16 1 мпульсов, триггеры 17-19 и сумма- |ор 20.

I Управляемый делитель частоты

шиг. 2) образуют сдвиговый регистр 4 и схема 22 сравнения. ч Устройство работает следующим образом.

, В исходном положении в счетчик 14 и регистр 12 заносится достаточно большое число N, например N, 100, и счетчик 13 г- числитель Мц дробной пасти степени, в счетчик 16 - делая часть Пц степени, а счетчик 15 обну jjteH. Триггеры 17-19 находятся в та- liHX состояниях, что на выходе триггера 17 и на единичном выходе триггера i9 имеет место разрешающий потен- 1рнал, а на выходе триггера 18 и ну- левом выходе триггера 19 - запреща- 4щий потенциал. Коэффициент деления

j eлитeля 10 выбирается г- , а-делиiЛ,

феля 11 - k., где N - знаменатель дробной части степени; k - основание степени.

Требуется получить

N

N N, N - коэффициент пропорциональности.

.

При включении генератора 1 импуль- (ры генератора частотой f через элемент И 2 поступают на входы делите- Яёй 9 и 10. Частота f, импульсов на выходе делителя 10 определяется как

f,

fok

N,H

Аналогично частота f. на выходе делителя 11 fj fo k N,H

импульсов определяется

как

f,

Частота f импульсов на выходе делителя 9 определяется содержимым регистра 12.

В течение первого цикла длительностью , импульсы частотой f поступают на вычитающий вход счетчика 14, одновременно импульсы частотой f поступают на суммирующий вход счетника 15. Первый цикл продолжается до переполнения (обнуления) счетчика 14. При переполнении счетчика 14 ка его выходе, соединенном с элементом 8 и единичным входом триггера 19, образуется импульс переполнения, который перебрасывает триггер 9 и через элемент ИЛИ 8 проходит на управляющий вход регистра 12 и вычитающий вход счетчика 16. В результате первого цикла счетчик 14 обнуляется, от содержимого Пц счетчика 16 вычитается единица, а в счетчик 15 оказывается записанным .число N( f, Т, ,

Учитывая, что длительность Т, может быть оп ределена из соотношения

Ik

fa

NoN f

эн

получим

fk N

NoH.

Nk

JH

При этом в сумматоре 20 формируется сумма N содержимых счетчиков 14 и

15 (в данном случае N N, ), которая управляющим импульсом с выхода элемента ИЛИ 8 записывается в регистр 12.

В течение следующего цикла длительностью Та. импульсы частотой f поступают на вычитающий вход счетчика 15 и одновременно импульсы частотой f - на суммирукдщш вход счетчика 14. Цикл продолжается до переполнения (обнуления) счетчика 15. При переполнении счетчика 15 на его выходе образуется импульс переполнения, который возвращает триггер 19 в исходное состояние и проходит на вычитающий вход счетчика 16 и управляющий вход регистра 12, В результате второго цикла

счетчик 15 обнуляется, от содержимого п.. 1 счетчика J6 вычитается едини- да, а в счетчике 14 оказывается запи-, санным число N,,, определяемое из соотношений

f.

Пц Mw N.

содержимое счетчика новится равным

Изобретение относится к вычислительной технике и может быть использовано при построении измерительно- вычислительной аппаратуры. Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности возведения числа в дробную степень. Устройство содержит генератор 1 тактовых импульсов, элементы И 2-7, элемент ИЛИ 8, делители частоты 9-И, регистр 12, счетчики 13-16 импульсов, триггеры 17-19 и сумматор 20. 2 ил.

N,

т f

г 1

El. NoN,HK

NoN,Hk

fpk NSM

При этом в сумматоре 20 и в регистре 12 формируется сумма N. (в данном случае N ).

Аналогично процесс продолжается Пц раз до переполнения (обнуления) счетчика 16. При этом импульс переполнения перебрасывает триггер 18, в результате открывается элемент И 3 и импульсы частотой f начинают поступать на вычитающий вход счетчика 13, В результате Пц циклов в счетчике J4 (или 15) и регистре 12 оказывается записакзтым число N Ngk, а в счетчике 15 (или 14)--нуль, частота

fo становится равной

f -

3

K,k

В следующем (пц+ 1)-м цикле каждым импульсом частотой f, от содержимого счетчика 13 вычитается единица. Работа устройства Продолжается до попадания на вычитаклций вход счетчика 13 Ng импульсов, затем счетчик 13 переполняется (обнуляется) и импульс переполнения с его выхода перебрасывает .триггер 17, в результате закрывается элемент И 2 и импульсы частотой f перестают поступать на его выход.

Дпительность ,+, (п +1)-го цикла определяется как

1Ц4.

Ь. N.

Гз fo

За время ()-гo цикла содержимое счетчика 14 (или 15) уменьшается

1на величину

i.

u + i

f

Пц + (

NsNok

с

Пц

Пц-И

fok

N

л„

П.1 +

ън

Мц

N,«

15

Содержимое сумматора 20 и регистра 12 составляет

Ни

-

Пц N.

JH

N,k

li

N

5Н

20

25 или

iu

N,k

Цч N

().

зи

зн

Обозначив

N.

N

«Ц + 1

Ъм

Пц

об , можно записать

(1 - ei + (х k).

Учитывая, что при k - 2 и при

( 1 выполняется приближенное равен1 - с«: +ock я

ство

N

k

МОЖНО записать

-N,,

2Ицч|

Т.е. предлагаемое устройство обеспечивает возведение числа не только в целочисленную, но и в дробную степень.

Формула изобретения

Устройство, для возведения в степень, содержащее генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И.

второй вход которого соединен с выходом первого триггера, первый делитель частоты, управляющий вход которого соединен с выходом первого элемента , а информационные входы - с разрядными выходами регистра, последовательно соединенные второй и третий делители частоты и счетчик импульсов, о т л и чаю щ е ее я тем, что, с целью расширения класса решаемых

задач за счет обеспечения возможност возведения числа в дробную степень, в него введены второй и третий триггеры, сумматор, элемент ШШ, второй, третий и четвертый счетчики импульсов и пять элементов И, причем выход первого элемента И подключен через второй делитель частоты к первым входам второго и третьего элементов И, выходы которых соединены с суммирующими входами соответственно второго и третьего счетчиков импульсов, вы- читающие входы которых подключены к в|)1ходам соответственно четвертого и питого элементов и, первые входы ко тЬрьгх соединены с выходом третьего дЁлителя частоты, разрядные выходы BJroporo и третьего счетчиков импуль- сЬв соединены с входами первого и BJroporo слагаемых сумматора, выходы кЬторого подключены к разрядным вхш- регистра, вход разрешения записи кЬторого и вычитающий вход первого с 1етчика импульсов соединены с вьгхо- дом элемента ИЛИ, единичный вход

G/rr блока 12

от 5л. 2

L™.,

(.Z

второго триггера соединен с выходом переполнения второго счетчика импульсов и первым входом элемента ИЛИ, а еди1гшчньгй выход - с вторыми входами третьего и четвертого элементов И, вторые входы второго и пятого элементов И подключены-к нулевому выходу второго триггера, нулевой вход которого соединен с выходом переполнения третьего счетчика импульсов и вторьп-1 входом элемента ИЛИ, первый и второй входы шестого элемента И соединены соответственно с выходом первого делителя частоты и выходом третьего триггера, вход которого подключен к выходу первого счетчика импульсов, информациониьш вход которого подключен к входу целой части показателя степени устройства, вход числителя дробной части которого соединен с информа-дионным входом четвертого счетчика импульсов, вьпштающий вход и выход которого соединены соответственно с выходом шестого элемента И и входом первого триггера.

набл.З