Цифровой умножитель частоты следования периодических импульсов Советский патент 1990 года по МПК H03K5/07 H03B19/00 

15541

Изобретение относится к импульсной технике и может быть использовано в автоматике, измерительной и вычислительной технике.

Цель изобретения - повышение разрешающей способности путем уменьшения восстановления устройства.

На чертеже показана структурная электрическая схема устройства.

Устройство содержит генератор 1 тактовых импульсов, делитель 2 частоты, счетчик 3 импульсов, вход синхронизации которого соединен с выхо10

ответствуют логической I, поэтому элементы 9 и 10 открыты и импульсы Фиксированной частоты F0, вырабатываемые генератором I, проходят через элементы 9 и 10 на вход делителя 2 частоты и на вход управляемого делителя 7 частоты. На выходе делителя 2 формируются импульсы с частотой F0/N, где N - коэффициент деления делителя 2, которые поступают на счетный вход счетчика 3.

С входной шины 5 умножителя на управляющий вход регистра хранедом делителя 2 частоты, формирователь ,5 ния и на ВХ°Д Формирователя 4 импульсрв поступает периодическая после4импульсов, выход которого соединен с входом установки в О счетчика 2 импульсов, а вход - с входной шиной

5устройства, первый регистр 6 хранения, группа информационных входов которого соединена с группой информационных выходов счетчика 3 импульсов, а вход разрешения записи - с входной шиной 5 устройства, управляемый делитель 7 частоты, выход которого соединен с выходной шиной 8 устройства, а группа информационных входов - с группой информационных выходов первого регистра 6 хранения. Кроме того, устройство содержит первый и второй элементы И 9 и 1 0,второй регистр 11 хранения, первый и второй блоки 12 и 13 сравнения кодов.

Группа информационных выходов второго регистра 1 1 хранения соединена с первыми группами информационных входов первого и второго блоков I2 и 13 сравнения кодов. Вторая группа информационных входов первого блока 12 Сравнения кодов соединена с группой информационных входов первого регистра 6 хранения, группа информационных выходов которого соединена с вторыми группами информационных входов второго блока 13 сравнения кодов, выход которого соединен с первым входом первого элемента И 9, выход которого соединен с входом управляемого делителя 7 частоты, а второй вход - с входом делителя 2 частоты и выходом второго элемента И 10,первый вход которого соединен с выходом генератора 1 тактовых импульсов, а второй вход - с выходом первого блока 12 сравнения кодов.

Умножитель частоты следования импульсов работает следующим Образом.

В исходном состоянии уровни сигналов на выходах блоков 12 и 13 со20

25

довательность импульсов частотой Fe,. По заднему фронту каждого входного импульса формирователь 4 вырабатывает короткие импульсы, которые обнуляют счетчик 3. После обнуления счетчик 3 начинает подсчитывать импульсы, поступающие с выхода делителя 2. К приходу очередного входного импульса на выходах счетчика 3 формируется код числа п, равный FO

30

35

45

50

о.

VN

Код этого числа переписывается в регистр 6 хранения входным импульсом и поступает с его выходов на управляющие входы управляемого делителя 7 частоты. Выходной импульс формирователя 4 вновь обнуляет счетчик 3, и цикл повторяется. При этом делитель 7 делит тактовую частоту F0 в п раз и на его выходе, а следовательно, и на выходе умножителя формируются импульсы с частотой F вЬ1Х , равной

40

F п

Fo

NF,

FO /FBX-N

вх

г вЫ

Регистр 11, блоки 12 и 13 и элементы 9 и 10 обеспечивают блокировку умножителя при f 8х f вх мин . Это осуществляется следующим образом. В регистре Л записан код числа пмвкс Р0Ттакс

+ 1, где Т,

1/f

вх тин

55

ДО. , -„- (кжкс

Код этого числа поступает на первые группы входов блоков 12 и 13. При увеличении периода следования входных импульсов до уровня, превышающего Т«акс на выходах счетчика 3 и на второй группе входов блока 12 до обнуле- счетчика 3 успевает появиться код

ния числа

п

макс

Блок 12 при равенстве

кодов на его входах вырабатывает сигнал, уровень которого соответствует

24л

ответствуют логической I, поэтому элементы 9 и 10 открыты и импульсы Фиксированной частоты F0, вырабатываемые генератором I, проходят через элементы 9 и 10 на вход делителя 2 частоты и на вход управляемого делителя 7 частоты. На выходе делителя 2 формируются импульсы с частотой F0/N, где N - коэффициент деления делителя 2, которые поступают на счетный вход счетчика 3.

С входной шины 5 умножителя на управляющий вход регистра хране

довательность импульсов частотой Fe,. По заднему фронту каждого входного импульса формирователь 4 вырабатывает короткие импульсы, которые обнуляют счетчик 3. После обнуления счетчик 3 начинает подсчитывать импульсы, поступающие с выхода делителя 2. К приходу очередного входного импульса на выходах счетчика 3 формируется код числа п, равный FO

о.

VN

Код этого числа переписывается в регистр 6 хранения входным импульсом и поступает с его выходов на управляющие входы управляемого делителя 7 частоты. Выходной импульс формирователя 4 вновь обнуляет счетчик 3, и цикл повторяется. При этом делитель 7 делит тактовую частоту F0 в п раз и на его выходе, а следовательно, и на выходе умножителя формируются импульсы с частотой F вЬ1Х , равной

5

0

0

F п

Fo

NF,

FO /FBX-N

вх

г вЫ

Регистр 11, блоки 12 и 13 и элементы 9 и 10 обеспечивают блокировку умножителя при f 8х f вх мин . Это осуществляется следующим образом. В регистре Л записан код числа пмвкс Р0Ттакс

+ 1, где Т,

1/f

вх тин

5

ДО. , -„- (кжкс

Код этого числа поступает на первые группы входов блоков 12 и 13. При увеличении периода следования входных импульсов до уровня, превышающего Т«акс на выходах счетчика 3 и на второй группе входов блока 12 до обнуле- счетчика 3 успевает появиться код

ния числа

п

макс

Блок 12 при равенстве

кодов на его входах вырабатывает сигнал, уровень которого соответствует

51

логическому О. Элемент 10 под действием этого сигнала закрывается, и импульсы генератора 1 перестают поступать на счетные входы счетчика 3 и делителя 7, а следовательно, и на выход умножителя. При поступлении очередного импульса на входную шину код числа пмякс переписывается с информационных выходов счетчика 3 в регистр 6 и поступает на вторую группу входов блока 13. На выходе блока 13 появляется сигнал, уровень которого соответствует логическому |;0 :, под действием этого сигнала элемент 9 закрывается, запрещая прохождение импульсов генератора 1 на выход делителя 7 и на выход умножителя. После этого счетчик 3 обнуляется, на выходе блока 13 появляется сигнал, уровень которого соответствует логической Г:. Элемент 10 вновь открывается, и счет импульсов счетчиком 3 возобновляется. Если новый период не более Т,,, то содержимое счетчик 3 и регистра 6 становится меньше пМ(„ На выходе блока 13 появляется сигнал, уровень которого соответствует логической 1. Элемент 9 открывается, импульсы генератора 1 вновь начинают поступать на счетный вход делителя 7, а на выходе умножителя вновь появляются импульсы с частотой

вчх

в N раз большей чем частота

Fgx входных импульсов. Формула изобретения

Цифровой умножитель частоты следования периодических импульсов, содержащий генератор тактовых.импульсов, делитель частоты, счетчик импульсов, вход синхронизации которого соединен с выходом делителя частоты, формирователь импульсов, выход которого сое10

41

5

15

20

0

5

0

246

динен с входом установки в 0 счетчика импульсов, а вход - с входной шиной умножителя, первый регистр хранения, группа информационных входов которого соединена с информационными выходами счетчика импульсов, а вход разрешения записи с с входной шиной умножителя, управляемый делитель частоты, выход которого соединен с выходной шиной умножителя, а информационные входы - с группой информационных выходов первого регистра хранения, первый и второй элементы И, отличающийся тем, что, с целью повышения разрешающей способности путем уменьшения времени восстановления умножителя после прекращения поступления входных импульсов г частотой, меньшей минимальной частоты диапазона умножаемых астот, ч него введены второй регистр хранения, первый и второй блоки сравнения кодов, причем группа информационных выходов второго регистра хранения соединена с первыми группами информационных входов первого и второго блоков сравнения кодов, пторая группа информационных входоч перяого блока сравнения кодов соедичгна с группой информационных , входов первого регистра хранения, группа информационных выходов которого соединена с второй группой информационных входов второго блока сравнения кодов, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом управляемого делителя частоты, а второй вход - с входом делителя частоты и выходом второго элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход - с выходом первого блока сравнения кодов.

Изобретение относится к импульсной технике и может быть использовано в автоматике, измерительной и вычислительной технике. Цель изобретения - уменьшение времени восстановления после блокировки выхода умножителя частоты при F_вх*98F_вх.мин. Устройство содержит генератор 1 тактовых импульсов, делитель 2 частоты, счетчик 3 импульсов, формирователь 4 импульсов, первый и второй регистры 6 и 11 хранения, управляемый делитель 7 частоты, входную и выходную шины 5 и 8, первый и второй блоки 12 и 13 сравнения кодов, первый и второй элементы И 9 и 10. 1 ил.