Интегратор Советский патент 1988 года по МПК G06G7/186 

4 00 СП

Изобретение относится к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств для усреднения сигналов и является усовершенствованием изобретения по авт.св. № 1298775. Цель изобретения - расширение динамического диапазона .изменений входных сигналов. Поставленная цель достигается введением дешифратора, реверсивного счетчика, дополнительных интегрирующих конденсаторов, блока переключателей, разрядных резисторов, компараторов, элемента ИЛИ, элемента И, задатчика опорных напряжений. Интегратор имеет широкий динамический диапазон изменений входных сигналов по уровню, времени интегрирования и диапазону -задания начальных условий за счет коммутации введенных конденсаторов параллельно интегрирующему при превышении модуля выходного напряжения заданного уровня и отключения их части при уменьшении модуля выходного напряжения до величины меньше заданного уровня, при этом заряд части отключенных конденсаторов возвращается в интегрирующий конденсатор.Каждому переключению введенных конденсаторов соответствует определенный масштаб интегрирования, который определяется кодом, формируемым на выходе кода масштаба интегрирования интегратора. 2 ил. о S (Л

1Ч

Изобретение относится к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств для усреднения сигналов в анализаторах, интегрирующих вольтметрах, а также в других устройствах, где при проведении операций интегрирования требуется точная начальная установка интегратора, а. также широкий диапазон измерений входных сигналов, и является усовершенствованием изобретения по авт.св. № 1298775

Целью изобретения является расширение динамического диапазона изменений входных сигналов.

На фиг. 1 приведена схема предлагаемого интегратора} на фиг.2 - временные диаграммы, поясняющие его работу.

Интегратор содержит два операционных усилителя 1 и 2, входной резистор 3, вспомогательный резистор 4,интегрирующие конденсаторы 5 и 6, ана- логовьй запоминающий блок 7, ключи 8 и 9, двухпозиционный переключатель 10, информационный вход 11 интегратора, вход 12 задания режима работы интегратора, выход 13 интегратора,блок 14 синхронизации, источник 15 задания начальных условий, блок 14 синхронизации содержит два одновибратора 16 и 17 и элемент И 18. Аналоговый запоминающий блок 7 выполнен на накопительном конденсаторе 19 и ключе 20, управляющий вход которого является входом управления записью аналогового запоминающего блока 7. Кроме того интегратор содержит дешифратор 21, реверсивный- счетчик 22, дополнительные интегрирующие конденсаторы 23, блок переключателей 24, разрядные резисторы 25, четыре компаратора 26-29 элемент ИЛИ 30, элемент И 31, задат- чик 32 опорных напряжений, выход 33 кода масштаба интегрирования интегратора и вход 34 задания масштаба начальных условий интегратора.

Интегратор работает следующим образом.

С приходом очередного импульса и4 управления в момент времени tц на вход 12, он же вход запуска блока 14 синхронизации (фиг.2а) последний на своих выходах вырабатывает управляющие сигналы и (4., (фиг.2б г) так, что импульс Uj., на выходе 1

0

s

0

5

0

5

0

длиннее импульса U,. на выходе 2 на время, достаточное для заряда интегрирующего конденсатора 5 и части дополнительных конденсаторов 23, до напряжения источника 15 задания начальных условий, а также достаточное для полного разряда оставшейся части конденсаторов 23 через Ьоответст- вующие резисторы 25.

Под действием сигнала U, с первого выхода блока 14 синхронизации ключ 8 размыкается, а двухпозиционный переключатель 10 замыкает первый и второй выводы, при этом напряжение, полученное интегрирующим конденсатором 5 в процессе интегрирования в предыдущем цикле интегрирования,сохраняется неизменным до момента времени tj замыкания ключа 9 под действием управляющего сигнала и,4-з ° ступающего с выхода 3 блока 14 синхронизации.

Так как в интервале времени, не превьшающем t, от момента Сц, на вход управления записью аналогового запоминающего блока 7 поступает импульс управления V с второго выхода блока 14 синхронизации, то выходное напряжение операционного усилителя 1, равное напряжению на конденсаторе 5, а следовательно, и интервалу входного напряжения U|- за предыдущий цикл измерения, запоминается в аналоговом запоминающем блоке 7, с выхода которого оно поступает на выход 13 интегратора (фиг.2л).

После окончания импульса U( на втором выходе блока 14 синхронизации и в течение оставшейся части импульса и

м-1

на его первом выходе выраба5

0

5

тывается импульс U, управления на третьем выходе блока 14 синхронизации, под действием которого замыкается ключ 9 и заносится код масштаба с входа 34 задания масштаба начальных условий в реверсивный счетчик 22, воздействуя через дешифратор 21 на управляющие входы соответствз няцих переключателей блока переключателей 24. При этом часть конденсатора 23 общей емкостью соответствии с заданным начальным масштабом интегрирования с помощью переключателей, блока 24 подсоединяется параллельно интегрирующему конденсатору 5 и вместе с ним заряжается до напряжения, равного напряжению источника 15 за3. 1

Дания начальных условий (фиг.2к). Остальная часть конденсаторов 23 подсоединяется через разрядные резисторы 25 между шиной нулевого потенциала и инвертирующим входом операционного усилителя 1. Так как разность потенциалов между входами операционного усилителя с отрицательной обратной связью близка к нулю,а неинверти рующий вход операционного усилителя подключен к шине нулевого потенциала то и на его инвертирующем входе устанавливается потенциал, близкий к нулевому. Следовательно, оставшаяся часть конденсаторов 23 через резисторы 25 разряжается до нулевого потенциала.

В течение времени действия импульса и,(,., на первом выходе блока V4 синхронизации (фиг.2б) коммутация двухпозиционного переключателя 10 приводит к образованию вспомогательного интегратора на элементах 2-4 и 6 при этом напряжение на конденсаторе 6 под действием входного сигнала 0„ (фиг.2д) в момент времени t окончания импульса и,4( с первого выхода блока 14 синхронизации становится равным (фиг.2и)

V -к7с .Ь (

Ьн

где С, - емкость интегрирующего конденсатора 6;

сопротивление входного резистора 3.

R,

и

По окончании действия импульса

м

14-1

на первом выходе блока 14 синхронизации с момента времени t ключ 8 зэмыкается, а двухпозиционный переключатель 10 замыкает вход и выход операционного усилителя 2, при этом напряяение Uj на выходе операционно40

подктаоченных конденсаторах и оставшихся ранее подключенных заряды перераспределяются в соответствии с их емкостью, а отключеннь1е конденсаторы разряжаются до нулевого уровня через соответствующие разрядные резисторы 25 и переключатели блока 24, заряжая го усилителя 2 устанавливается равным тем самым все конденсато, включеннулю, а конденсатор 5 и часть конденсаторов 23 (скоммутированных в со-, ответствии с заданным начальным масштабом) начинают заряжаться с напряжения и, входным током 4 (фиг.2е) с информационного входа 11 через входной резистор 3 и током i (фиг.2з разреда интегрирукщего конденсатора 6, при этом напряжение на Выходе операционного усилителя 1 (фиг.2к) изменяется по закону:

1

,(c7TcJ

вН

5

0 5 0

г

1

;).-.

(2)

dt-exp(..

ч-tn

Если (t-tj) (3:5) R4 С, то по(2) можно

следним членом в выражении пренебречь, тогда

7

1

к;(с,.с,

i

M

i,

где и

г

dt +

вх

,5

)

J Uftxdt.

tH

15

5

- напряжение на выходе источника задания начальных условий.

Если в процессе интегрирования в момент времени tg выходное напряжение положительной полярности операционного усилителя 1 превысит уровень и., напряжения, поступаннцего на второй вход компаратора 26 с первого выхода задатчика 32, или станет меньше отрицательного уровня напряжения, поступакяцего с второго выхода задатчика 32, то на выходе компаратора 26 или соответственно компаратора 27 появится напряжение уровня логической единицы и через элемент ЮШ 30 поступит на вход прямого счета реверсивного счетчика 22, что приведет к увеличению кода счетчика на единицу и с помощью дешифратора 21 и блока переключателей,24 к подключению параллельно интегрирующему конденсатору 5 другой совокупности конденсаторов 23 с новым значением емкости С

м

при этом на вновь

40

ные между выходом операционного усилителя 1 и его инвертирукяцим входом. Таким образом, весь заряд, который был в конденсаторах до смены масштаба, вновь сосредоточен в конденсаторах, участвующих при интегрировании с новым масштабом. При этом напряжение на выходе операционного усилителя изменяется с

и и, (2)

до и„, и,(2) ,

С„+Ср

51

где U(2) - напряжение с первого

(второго) выхода задат- чика 32.

Если при каждой смене масштаба обеспечить одинаковую величину q

GU+CS - за счет выбора емкостей

денсаторов 23 и соответствующих изменений кода дешифратора 21, то масштаб интегрирования интегратора можно определить по масштабу первого

поддиапазона М. --тг-, в этом слу- R, Cjчае работает только интегрирующий конденсатор 5, как

. «. .

Если в процессе интегрирования уровень выходного .напряжения окажется меньше положительного напряжения на третьем выходе задатчика 32, но больше отрицательного напряжения на четвертом выходе задатчика 32, то выходные напряжения компараторов 28 и 29 устанавливают на уровне логической единицы и поступают на первый и второй входы элемента И 31, на третий вкоц которого приходит инвертированный сигнал нулевого состояния реверсивного счетчика 22. Если в реверсивном счетчике 22 присутствует код, отличный от нулевого, то на втором выходе реверсивного счетчика 22 устанавливается уровень логической единицы, и на выходе элемента И 31 в момент времени tg устанавливается также уровень логической единицы, который, поступая на четвертый вычитающий вход реверсивного счетчика 22, приводит к уменьшению кода его (фиг.2м) на единицу, а следовательно, и к изменению скоммутированной емкости конденсаторов 23, при этом выходное напряжение интегратора возрастает, что соответствует новому диапазону интегрирования с новым кодом масштаба.

Таким образом, к моменту окончания очередного интервала интегрирования и началу последующего на выходе операционного усилителя 1, а следовательно, и на выходе 13 интегратора (фиг.2л) будет напряжение, равное интегралу входного напряжения с учетом масштаба интегрирования, определяемым кодом входа 33 масштаба интегратора и с учетом начальных условий

4014856

без потери точности при изменении времени интегрирования и без потери входной информации из-за времени, не, g обходимого для установления начальных условий интегратора. Кроме того, на точность интегрирования не влияют, в пределах работоспособности устройства, величины емкости интегри- 10 рздощего конденсатора 6 сопротивления вспомогательного резистора 4 и уровней выходных напряжений задатчика 32.

Благодаря автоматическому подключению дополнительных конденсаторов 23 параллельно интегрирующему конденсатору 5, расширяется динамический диапазон входных сигналов как по величине так и по длительности интегрирования в несколько раз в зависимости 20 от максимальной емкости масштабных конденсаторов. При этом перегрузки операционного усилителя нет.

15

25

Формула изобретения

Интегратор по авт. св. № 1298775, отличающийся тем, что, с целью расширения динамического диапазона изменений входных сигналов,

30 в него введены дешифратор, реверсивный счетчик, п дополнительных интегрирующих конденсаторов, блок переключателей, п разрядных резисторов, четыре компаратора, элемент И, элемент

35 ИЛИ и задатчик опорных напряжений, выходы которого подключены соответственно к первым входам компараторов, вторыми входами соединенных с выходом первого операционного усилителя, выг

40 ходы первого и второго компараторов через элемент ИЛИ подключены к входу прямого счета, реверсивного счетчика, вход обратного счета которого соединен с выходом элемента И,первый, втр45 рой и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходу знакового разряда реверсивного счетчика, установочные входы которого

50 являются входом задания масштаба начальных условий интегратора, а вход управления записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом

55 кода масштаба интегрирования интегратора и подключены к разрядным выходам реверсивного счетчика, выходы дешифратора подключены к управляющим входам блока переключателей, инфор25

Формула изобретения

Интегратор по авт. св. № 1298775, отличающийся тем, что, с целью расширения динамического диапазона изменений входных сигналов,

в него введены дешифратор, реверсивный счетчик, п дополнительных интегрирующих конденсаторов, блок переключателей, п разрядных резисторов, четыре компаратора, элемент И, элемент

ИЛИ и задатчик опорных напряжений, выходы которого подключены соответственно к первым входам компараторов, вторыми входами соединенных с выходом первого операционного усилителя, выг

ходы первого и второго компараторов через элемент ИЛИ подключены к входу прямого счета, реверсивного счетчика, вход обратного счета которого соединен с выходом элемента И,первый, втррой и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходу знакового разряда реверсивного счетчика, установочные входы которого

являются входом задания масштаба начальных условий интегратора, а вход управления записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом

кода масштаба интегрирования интегратора и подключены к разрядным выходам реверсивного счетчика, выходы дешифратора подключены к управляющим входам блока переключателей, информационные входы которого через соответствующие дополнительные интегрирующие конденсаторы соединены с инвертирующим входом первого операционного усилителя, выход которого подключен к первой группе выходов блока переключателей, вторая группа выходов которого через соответствующие разрядные резисторы соединена с шиной нулевого потенциала.

Фиг.1