Устройство для фазовой синхронизации Советский патент 1988 года по МПК H04L7/02 

(t

с

Изобретение относится к цифровым системам передачи информации. Цель изобретения - повышение точности синхронизации. Устройство содержит блок 1 выделения фронтов сигнала, блок 2 задержки, преобразователь 4, регистр 5 рассогласования, интегратор 6, управляемый генератор 7, делитель 8 частоты, счетчик 9 синхроимпульсов. С целью повышения точности синхронизации введены высокостабильный генератор 3 частоты и коммутатор 10. В работе устройства предусмотрены два режима: режим измерения и режим регулировки. В режиме измерения сигналы с выхода управляемого генератора 7 поступают на счетный вход делителя 8 частоты, сигнал переполнения которого является выходным сигналом устр-ва и возбуждает счетный вход счетчика 9, который фиксирует код времени рассогласования. В случае появления сигнала посылки на входе устр-ва осушест- вляется переход в режим регулировки. В устр-ве операция деления заменяется операцией умножения. 2 з.п. ф-лы, 3 ил. (О

а о:

Изобретение относится к цифровым сис- юма.м передачи информации и может быть использовано в аппаратуре приема для обеспечения фазовой синхронизации.

Цель изобретения - повышение точности синхронизации путем применения высокостабильного генератора частоты.

На фиг. I приведена структурная электрическая схема устройства; на фиг. 2 - схемы отдельных блоков устройства; на фиг. 3 - пример выполнения устройства. Устройство содержит блок 1 выделения фронтов сигнала, блок 2 задержки, высокостабильный генератор 3 частоты, преобразо- рштель 4, регистр 5 рассогласования, интегратор 6, управляемый генератор 7, делитель 8 частоты, счетчик 9 синхроимпульсов и коммутатор 10.

Преобразователь 4 содержит блок 11 сравнения кодов, D-триггер 12 и N элементов 2И-ИЛИ 13. Регистр 5 рассогласования содержит счетчик 14, N-ВХОДОБЫЙ элемент ИЛИ 15 и ключ 16. Блок 11 сравнения кодов содержит регистр 17, счетчик 18 и схему 19 сравнения. Ключ 16 содержит два ; элемента И 20 и 21 и два полупроводниковых диода 22 и 23. Коммутатор 10 содержит два элемента И 24 и 25 и схему 26 задержки.

Устройство работает следующим образом. В работе устройства предусмотрены два режима: режим измерения и режим регули- :ровки. В режиме измерения сигналы с вы- :хода управляемого генератора 7, частота ко- :торого определяется потенциалом на выхо- ;де интегратора 6, поступают на счетный :вход делителя 8 частоты, сигнал переполнения которого является выходным сигналом устройства и возбуждает счетный вход хчетчика 9 синхроимпульсов, который фик- сирует код времени рассогласования. ; В случае появления сигнала посылки на входе устройства осуществляется переход в режим регулировки. Сигнал посылки поступает на вход блока 1 выделения фронтов сигнала, с выхода которого сигнал поступает на блок 2 задержки, на синхровходы D-триг- гера 12, счетчика 14 и регистра 17 (фиг. 2 и 3). Осуществляется фиксация кодов фазы X рассогласования и времени Y рассогласования. D-триггер 12 фиксирует знак фазы рассогласования. Счетчик 14 фиксирует код фазы рассогласования, регистр 17 фиксирует инверсный код времени рассогласования.

Абсолютную величину X можно выразить следующим образом:

I 9 + т Т Y I j (-(/ 1 rt

-разрядность делителя частоты;

-период появления сигнала на выходе управляемого генератора 7;

Ти - период поступления одного бита информации входного сигнала; Y - код на счетчике 9 синхроимпульсов, зафиксированный в момент появления сигнала на выходе блока 2.

Абсолютная величина приведенного фазового рассогласования

10

AT

Тз

где Тз - период сигналов на выходе высокостабильного генератора 3.

В устройстве операция деления заменяется операцией умножения.Величина Т с учетом знака X, который определяется п-(-1 разрядом делителя 8, имеет вид

ГХ()тз,при sign XXI;

АТ

1()()тз, при sign., где sign () -стандартная функция, значение которой зависит от знака сигнала на выходе блока 12. Сигнал с выхода блока 2 поступает на делитель 8 и устанавливает на нем код 100...0. На счетчике 9, при поступлении на него этого же сигнала, устанавливается код 000...0. В случае наличия кода в счетчике 14, отличного от «О, на выходе элемента ИЛИ

15 устанавливается уровень логической «1, который через ключ 16 поступает на вход интегратора 6 в виде -|-1 или -1, в зависимости от управляющего сигнала с выхода блока 12, поступающего на ключ 16. Сигнал на выходе интегратора в этом случае

или уменьшается, или увеличивается, что приводит к изменению частоты на выходе управляемого генератора 7, на вход которого он поступает.

При наличии в регистре 17 кода, отличного от «О, блок 11 сравнения кодов формирует сигнал «О, который совместно с выходным сигналом элемента ИЛИ 15 поступает на коммутатор 10, который разрешает прохождение сигналов с выхода генератора 3 на счетчик 18. Если блок 11 формирует сигнал «1 по соответствующему заполнению счетчика 18, коммутатор разрещает прохождение задержанных сигналов генератора 3 на счетчики 14 и 18, при этом первый из них уменьшает свой код, а второй - обнуляет, что вызывает повторение до тех

пор, пока код в счетчике 14 не станет равным «О.

Из условия окончания режима регулировки за время периода одного бита входной информации получается следующее выражение для динамического коэффициента усилеНИН системы регулировки частоты:

Формула изобретения

регистра рассогласования, при этом выход счетчика синхроимпульсов является инверсным.

Фиг. 2

fc.J