Многоканальное измерительное устройство Советский патент 1990 года по МПК G06F3/05 

Изобретение относится к измерительной технике и может быть применено в информационно-измерительных системах, системах автоматического регулирования и управления для измерения амплитудного значения и фаэо- вого сдвига периодических сигналов.

Цель изобретения - упрощение и повьшение помехозащищенности устрой- ствао

На фиг.1 представлена структурная, схема многоканального измерительного устройства; на фиг,2 - схема интегратора; на фиг .3 - схема блока управления; на фиг.4 - 8 - временные диаграммы, иллюстрируюпще работу устройства.

Многоканальное измерительное устройство состоит из группы аналоговых коммутаторов 1, каждый из которых содержит два р-входовых Myjtb- типлексоров 2, (р-1) входов первого и р входов второго мультиплексоров являютс ; входами устройства, р-й вход первого мультиплексора соединен с вькодом второго аналогового коммутатора 3, аналого-цифрового преобразователя (АЦП) А, буферного регистра 5, преобразователей 6 напряжения, каждый из которых содержит два аналоговых перемножителя 7 идва интегратора 8, блока 9 управления, счетчиков 10, формирователя 1 1 опорных напряжений, генератора 12 им- пульсов и делителя 13 частоты.

Интегратор 7 (фиг.2) содержит первый резистор 14 „ операционггый усилитель 15, конденсатор 16, электронный ключ 17 и второй резистор 18. На фиг,,2 обозначен также вход 19 электронного ключа

Аналого-цифровой преобразователь выполнен по схеме АЦП поразрядного уравновешивания„

Блок 9 управления содержит шесть компараторов 20, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21, четвертый 22 и пятый 23 ИЛИ 22, пятый элемент . ,АЮ- ЕЕ ИЛИ, дешифратор 24, делитель 25 частоты на 13, первую группу выходов 26 блока управления, блок элементов СКЛЮЧАЮЩЕЕ ИЛИ 27, первый триггер 8, первый элемент НЕ 29, счетчик 30, торой элемент НЕ 31, второй 1риггер ее 2, первую группу элементов 2И-НЕ 33, торую группу выходов 34 блока управения , группу элементов НЕ 35 эле - ент 2И-НЕ 36, первый вход 37 блока

45

50

е

Ш

15

20

управления, шестой элемент ИСКЛО- ЧАЮЩЕЕ ИЛИ 38, выход 39 блока управления, третий элемент НЕ 40, вторую группу элементов 2И-НЕ 41, третью группу выходов 42 блока управления, группу элементов НЕ 43, второй вход 44 блока управления, узел 45 управления и четвертую группу выходов 46 блока управления.

Блок 27 и узел 45 управления разрабатываются с использованием известных методов синтеза цифровых на основе временной диаграммы работы устройства.

Формирователь 11 опорных напряжений содержит шесть формирователей опорных напряжений. Первый, третий и пятый формирователи выполнены по схеме инвертирующего усилителя, а второй, четвертый и шестой форм1фо- ватели - по схеме двухвходового инвертирующего сумматора. Вход первого, первый вход второго, второй вход

25 шестого формирователей объединены с входом напряжения первой фазы. Второй вход второго, вход третьего, первый вход четвертого формирователей объединены с входом напряжения

0 второй фазы. Второй вход четвертого вход пятого, первый вход шестого формирователей объединены с входом напряжения третьей фазы.

Устройство работает следуюпщм образом.

Измеряемые сигналы U ,... ,U., подаются на входы устройства.

Входные сигналы можно представить

в виде:

h

5

0

5

UftX (kOt ;« ,

0

где k - номер гармонической составляющей входного сигнала, k 1,2,...;

СО - угловая частота основной гармонической составляющей; (f - фазовый сдвиг относительно

опорного напряжения. Формирователь 11 вырабатывает шесть сигналов опорных напряжений OJitf э,б), представляющих собой синусные и косинусные сигналы трехфазных напряжений А, /В и С, которые поступают на его вход

Рассмотрим обработку входного сигнала на примере одного канала об работки.

516

Коммутатор 1 поочередно подключает (р-1) входных сигналов первого мультиплексора 2, а затем один из р сигналов второго мультиплексора 2 к входу преобразователя 6 напряжений на время, равное периоду опорного напряжения через интервал времени At .При этом три младших разряда счетчика 10 соединяются соответствующими адресными входами первого мультиплексора 2j а три последуюпщх - с адресными входами второго мультиплексора. Затем этот цикл повторяется. Первый мультиплексор предназначен для коммутирования быстро меняющихся сигналов, а второй - для медленно меняющихся сигналов. В первом перемно - жителе 7 происходит умножение входного сигнала на сигнал опорного напряжения, которое можно представить в виде:

о1и Uo SJ- t

где Ug - амплитудное значение опорного напряжения.

,.к.У. J -.

06

(h+HT+nut

и -cosujt dt,

- I оУ

n-(

где I/ - постоянная времени интегратора.

Сигналы Ug и и. поступают на вход АЦП 4 через коммутатор 3 и преобразуются в цифровой код в интервалах от tjj до t4 и от t2 до t3 соответственно (фиг.5). Обнуление первого и второго интеграторов 8 про- исхг ит в интервалах от t до t и 01 t } до 14 соответственно (фиг.5) Для формирования этих интер- вапов используются поступающие в узел 45 управления сигналы 0бн.1,..., Обн.М, Оби.1 ,...,Обн.М . Сигналы Разр.1,...,Paip.М используются для стробирования сигналов требуемого канала. Сигнал КП А1Щ 4 при этом используется для запрета прохождения сигнала на АЦП 4.

Амплитудное значение сигнала определяется в ЦВМ по формуле:

Изобретение относится к измерительной технике и может применяться в информационно-измерительных системах, системах автоматического регулирования и управления для измерения амплитудного значения и фазового сдвига периодических сигналов. Целью изобретения является упрощение устройства, повышение помехозащищенности устройства путем полного подавления высших гармонических составляющих входных сигналов, причем это подавление не зависит от входных сигналов по отношению к периоду интегрирования. Многоканальное измерительное устройство содержит аналоговый коммутатор 3, аналого-цифровой преобразователь 4, блок 9 управления, формирователь 11 опорных напряжений, генератор 12 импульсов, делитель 13 частоты, группу коммутаторов 1, каждый из которых содержит два р-входовых мультиплексора 2, преобразователи напряжения 6, каждый из которых содержит два аналоговых перемножителя 7 и два интегратора 8, буферный регистр 5, счетчик 10 с входами предварительной установки. В устройстве обеспечивается возможность анализа фазового сдвига входных сигналов относительно опорного напряжения. 8 ил.

Выходной сигнал первого перемножителя можно представить в виде:

и« Кп Uoj Up sincot,

где К - коэффициент передачи перемножителя.

Во втором перемножителе 7 происходит умножение входного сигнала на сигнал опорного напряжения, которое можно представить в виде:

onz и,, cosut.

Выходной сигнал второго перемножителя можно представить в виде:

Uj Kn Ug -UgCOsCOt .

Сигналы U , и, поступают на входы двух интеграторов 8 соответственно и интегрируются в интервалах времени от п (Т + иг:) до (п + 1).Т + + n-ut, где п - 0,1,2,...

Выходные сигналы первого и второго интеграторов 8 можно представить в виде:

(n4l)T-tnut

KnUo f „ . , J Ugj -sinot dt;

n(T+utl

и -Ju, 4- и

I

30 Фазовый сдвиг сигнала относительно Опорного напряжения определяется по формуле:

35

U2

Cf arctg --ТБлок 9 управления вырабатывает сигналы разрешения Разр.1 , , . . ,

g Разр.М (фиг.4в, г, д), которые подаются с выходов 26 на входы разрешения соответствуюпшх аналоговых коммутаторов I ,сигналы обнуления Обн. 1 ,. . . ,Обн.М Обн . 1 ... Обн.М (фиг.4е -л), котос рые подаются с выходов 34, 42 на входы 19 обнуления первых и вторых интеграторов преобразователей 6 соответственно, сигнал Запуск, который подается с выхода 39 на соответствующий

0 вход АЦП 4 и сигналы управления

Упр.MX, которые подаются с выходов 46 на входы управления аналогового коммутатора 3.

Рассмотрим формирование сигналов Упр.MX для трехканального измерительного устройства. В этом случае в качестве аналогового коммутатора 3 может быть использован мультиплексор 590КН6 ,имеюг;ий восемь аналоговых

входов. Пусть на первый и второй входы мультиплексора поступают сигналы и и и с первого канала на третий и четвертый - со второго канала, на пятый и шестой - с третьего канала. На фиг.ва приведена последовательность импульсов с выхода блока 27 для трех каналов. В интервале времени первого импульса происходит мультиплексирование и преобразование в цифровой код двух сигналов 1 i. второго канала, в интервале времени

А1

Раэр.1 ® Разр.2 ® Разр.З @ Обн. 1 ® Обн.2 ® Обн.З

А2 Разр.2 А4 Разр.3

На вход разрешения мультиплексора может быть подан сигнал Конец пре- ; образования (КП) с выхода АТЩ А.- Функции А1 , А2, А4 реализуются

с помощью известных логических f

элементов инверсии и сложения по модлю 2 либо с помощью защивки в ПЗУ.

После завершения преобразования в цифровой код сигнала интегратора 8 АЦП 4 выдает сигнал низкого уровня КП, который поступает на вход 44 блока управления и является выходным сргналом устройства требования прерывания Тр.А. Генератор 12 m/t- пульсов вырабатьшает сигнал тактовой частоты, которая поступает на вход делителя частоты 13, с первого выход которого сигнал синхронизации поступает на соответствующий вход АЩ1 4,а со второго выхода делителя частоты 13 сигнал поступает на вход 37 блока управления. Ввод данных в ЦВМ осуществляется при наличии сигнала Ввод на управляющем входе буферного регистра 5.Входы предварительной установки счетчиков 10, выходы и вход управления регистра 5 и выход устройства Тр.А соединяются с соответствующими разрядами шины 1ШМ. Путем программного задания кода на входах предварительной установки счетчиков 10 можно начинать опрос входных сигналов а какого угодно входа.

Блок 9 управления работает следующим образом.

Компараторы 20 из входных гармонических сигналов формируют прямоугольные импульсы (фигсб а - е).- На выходе элемента 23 формируется

второго импульса - двух сигналов третьего канала, в интервале времени третьего импульса - двух сигналов первого канала и т.д. В соответствии с этим и с таблицей истинности мультиплексора 590КН6 на адресные входы мультиплексора доллшы подаваться управляк}щие сигналы А1 , А2, А4 (фиг.86 - г). Сравнивая временные диаграммы фиг.4в - л и фиг.86 - г, мохж.о загшсать;

35

20

25

Q. -

0

5

сигнал в виде меандра с длителы ностью импульсов скважностью, равной двум (фиг,6 -д) . Делитель 25 частоты делит частоту импулмол на 2. 4 i 8 и считает до 13, Де1 1ифратор 24 формируе на своих выходах сигналы Разр.1,...,Разр.М (фиг.4 з - д). Эти сигналы суммируются в блоке 27 по моду:аи 2 (фиг,6 з) .

Рассмотрим формирование сиг алов 06н.1,„ .. ,Обн„М, Обн.1,..., С5н. м , Запуск на примере одного интервала времени Дt (см.фиг,5)о

На вход обнуления счетчика 30 поступает раярепающий счет сигнал низкого уровня с длительностью, соответствующей интервалу времени и t (фиг.7 а)с На выходе счетчика форми,- руетсл сигнал, показанный на фиг.76. Интервал от t до t определяется п юизведением весового коэффициента Быходнс.г о разряда счетчика на период тактовой частоты, поступающей на вход 37 блока управления. Элементы 35 и 33 формируют один из сигналов Обн,1,.о о,0бн.М в зависимости от состояния дешифратора 24 (фиг,5е,7в). По переднему фронту выходного сигнала блока 27 происходит формирование первого сигнала запуска с помощью триггера 28 и элемента 38. По переднему фронту сигнала синхронизации С (фигс7г) и при наличии сигнала запуска нулевого уровня происходит запуск АЦП 4 и выход КП АЦП переходит в состояние высокого уровня( а через 12 тактов на выходе АЦП форми- . руется цифровой код, о чем свидетельствует переход выхода КП в состояние

низкого уровня (фиг,7е). При этом сигнал запуска снимается. Па переднему фронту сигнала с выхода счетчика 30 происходит формирование второго сигнала запуска с помощью триггера 32 и элемента 38. Таким образом, на выходе элемента 38 за время it формируются два сигнала запуска АЦП (фиг.7д) и происходит преобразование в щ фровой код двух сигналов преобразователя 6. Элементы 43 и 41 формируют сигналы обнуления Обн.1,..., Обн.М (фиг.7ж).

Тяким образом, устройство позволяет уменьшить аппаратурные затраты за счет уменьшения качества каналов обработки при одинаковом количестве входных сигналов. Кроме того, устройство позволяет повысить точность измерения за счет полного подавления высших гармонических составляющих,. причем это подавление ке зависит от фазового сдвига входных сигналов по отношению к периоду интегрирования. Дополнительно становится возможньв т анализ фазового сдвига входных сигналов относительно опорного напряжения, что расширяет область применения устройства о

Формула изобретения

Многоканальное измерительное устройство, содержащее коммутатор, аналого-цифровой преобразователь, блок управления, формирователь опорных напряжений, генератор импульсов, делитель частоты, выход коммутатора соединен с информационным входом ана лого-цифрового преобразователя, выход блока управления соединен с входом запуска аналого-цифрового преобразователя, выход генератора импульсов соединен с входом делителя частоты, отличающееся тем, что, с целью упрощения и повьшения помехозащищенности устройства, в не го введены группа коммутаторов, каждый из которых содержит два мультиплексора , информационные входы группы первого мультиплексора и информационные входы второго мультиплексора являются информационными входами устройства, выход второго

5

0

0

5

0

5

0

мультиплексора соединен с информа- щюнным входом первого мультиплексора, счетч 1ки, буферный регистр, преобразователи напряжения, каждый из которых содержит два перемножителя и два интегратора, первые входы перемножителей соединены с выходом первого мультиплексора соответствующего коммутатора группы, вторые входы перемножителей соединены с выходами формирователя опорных напряжений,, выходы первого и второго перемножителей соединены с информационными входами соответственно первого и второго интеграюров, входы сброса которых соединены с соответствующими вы- (и первой группы блока управле-- ния, выходы интеграторов соединены с информационными входами коммутатора, адресные входы которого соединены с выходами горой группы блока управления , тактовый вход i;oTOporo соединен с первым выходом делителя частоты, второй выход которого дпнен с синхронизирующим входом аналого-цифрового преобразователя, выход:- которого соединены с информационными входами буферного регистра, выходы которого являются информационными выходами устройства, входы формирователя опорных напряжений подключены к шинам питания трехфазной сети, выходы формирователя опорных напряжений соединены с информационными входами блока управления, управ- ля гО шй вход которого соединен с выходом конца преобразования аналого- цифрового преобразователя и является выходом требования прерывания устройства, управляюцщй вход буферного регистра является управляющим вхо - дом устройства, входы предварительной установгси счетчиков являются адресными входами устройства, счетные входы счетчиков соединены с соответствующими выходами третьей группы блока управления, выходы счетчиков соединены с адресными входами первого и второго мультиплексоров соответст- взтощих коммутаторов группы, строби- рующий вход первого мультиплексора каждого коммутатора группы соединен с соответствующим выходом 1ретьей группы блока управления.

Bxod

/

J

J

Фиг. 2

4S

Фиг. 5

Оиг.б

1Ц

c

tvj

IB

41° «Q «s

CO