Демодулятор сигналов с минимальной частотной манипуляцией Советский патент 1988 года по МПК H04L27/14 

а

4;

Изобретение относится к технике связи. Цель изобретения - повышение верности демодуляции. Устр-во содержит синхронизатор 1, корреляторы 2 и 3, блоки задержки 4, 5 и 11, блок вычитания 6, сумматор 7, перемножители 8 и 9, компаратор 10, преобразователь 12 сигналов и сумматор 13 по модулю два. Цель достигается за счет учета корреляционной связи между символами принимаемых сигналов, что обеспечивается с помощью введенных блоков задержки 4 и 5, перемножителей 8 и 9 и преобразователя 12. 2 ил.

о

со

ел

Изобретение относится к технике связи и может использовать ся в радиолиниях с цифровыми методами передачи информации для приема сигналов с частотной манипуляцией без разрыва фазы и с индексом модуляции ,5.

Цель изобретения - повышение верности демодуляции за счет учета корреляционной связи между символами принимае(фиг. 2з) на выходе сумматора 7 становится равным величине ai (h)+a2(), а сигнал (фиг. 2ж) на выходе блока 6 вычитания - величине а2 (k) -а2 (fe-h 1) , так как выход коррелятора 2 соединен с вычитающим входом блока 6 вычитания. Сигналы (фиг. 2ж и з) с выходов блока 6 вычитания и сумматора 7 поступают на вторые входы перемножителей 8 и 9, на первые входы которых с выхода преобразователя

мых сигналов.

На фиг. 1 изображена структурная элек- Q 12 сигналов поступает положительный или

трическая схема предложенного демодуля-отрицательный сигнал (фиг. 2к), знак котора; на фиг. 2 - временные диаграммы,торого соответствует знаку величины Zk

поясняющие работу демодулятора. а, (k)+ai (k+1)-a2(k)-f a2(k+l).

Демодулятор содержит синхронизаторТаким образом, в момент окончания

1, корреляторы 2 и 3, второй 4 и третий 5(k-f 1)-го тактового интервала выходные

блоки задержки, блок 6 вычитания, сумма-1Ь сигналы перемнож-ителей 8 и 9 с точностью

тор 7, первый 8 и второй 9 перемножи-дд одинакового постоянного коэффициента

тели, компаратор 10, первый блок И задерж-равны величинам ZA,a2(k)-a2(k+l) и

ки, преобразователь 12 сигналов и сумма-Z а, (k)+a2(k+l) соответственно. Эти

тор 13 по модулю два.сигналы сравниваются в компараторе 10,

Демодулятор сигналов с минимальной Q который реализует следующее рещающее

частотной манипуляцией работает следую- щи.м образом.

Сигнал y(t) с минимальной частотной манипуляцией (фиг. 2а) с входа демодулятора поступает на информационные вхоправило:

Н,(|с)

Z,a,(k)+a,(k+l).Z,a2(k)--a2(k+l)

и „(К)

Если верна гипотеза Hi(k), сигнал (фиг. 2л} на выходе компаратора 10 имеет

ды корреляторов 2 и 3. На любом k-том 25 уровень логической «1, в противном слутактовом интервале длительностью Т входной сигнал y(t) представляет собой один из четырех элементарных сигналов

S,(t) --S4(t)),(t-kT)+9o S2(t) -S3(t)()+9o. На опорные входы корреляторов 2 и 3 подают с соответствующих выходов синхронизатора 1 опорные сигналы Si(t) и 82(t) соответственно (фиг. 26 и в). На выходах корреляторов 2 и 3 получают напряжения (фиг. 2д и е соответственно), значения которых к концу k-ro тактового интервала, границы которого задаются поступающими на тактовые входы этих корреляторов тактовыми импульсами (фиг. 2г), оказываются

чае - логического «О. Этот сигнал поступает на выход демодулятора и на второй вход сумматора 13 по модулю два. На первый вход сумматора 13 по модулю два по- ,- ступает сигнал (фиг. 2и), имеющий уровень логической «1, если Zk, или логического «О, если Zk - 1. Сигнал (фиг. 2м) на выходе сумматора 13 по модулю два в момент окончания (k+l)-ro тактового интервала становится равным уровню логической «1, если , и уровню логического «О, если . Этот сигнал задерживается блоком 11 задержки и поступает на преобразователь 12 сигналов. Если на вход преобразователя 12 сигнала поступает сигнал (фиг. 2и), уровень которого соответствует логической «1, то

35

равными значению корреляционного интегра- 40 его выходной сигнал (фиг. 2к) положитель- -таный, а в противном случае - отрицательный

)т и соответствует знаку величины Z.

На (k-|--2)-M тактовом интервале этот сигнал с точностью до знака соответствует величине Z,j+i.

a,(k)S y(t)S,-(t)dt, i 1, 2.

feT

Поэтому в момент окончания fe-ro тактового интервала сигнал (фиг. 2д) на выходе коррелятора 2 имеет величину a2(ft), а сигнал (фиг. 2е) на выходе коррелятора 3 - величину ai(1). В этот момент на тактовые входы блоков 4 и 5 задержки поступает тактовый импульс (фиг. 2г), в результате че45

Формула изобретения

Демодулятор сигналов с минимальной частотной манипуляцие, содержащий два

го сигналы на выходах блоков 4 и 5 задерж-коррелятора, первые входы которых объеки становятся равными величинам а, (k) идинены и являются входом демодулятора,

синхронизатор, тактовый выход которого соединен с вторыми входами корреляторов и

первым входом первого блока задержки.

aiCk) соответственно и не изменяются до прихода следующего тактового импульса. В момент окончания(К-)-1)-го тактового

интервала сигнал (фиг.2й) на выходе корре- третьи входы корреляторов соединены с со- лятора 2 имеет величину a2(ft+l) , а сигналответствующими выходами синхронизатора,

(фиг. 2е) на выходе коррелятора 3 - ве-блок вычитания, сумматор, компаратор и

личину ai(). В этот момент сигналсумматор по модулю два, отличающийся

(фиг. 2з) на выходе сумматора 7 становится равным величине ai (h)+a2(), а сигнал (фиг. 2ж) на выходе блока 6 вычитания - величине а2 (k) -а2 (fe-h 1) , так как выход коррелятора 2 соединен с вычитающим входом блока 6 вычитания. Сигналы (фиг. 2ж и з) с выходов блока 6 вычитания и сумматора 7 поступают на вторые входы перемножителей 8 и 9, на первые входы которых с выхода преобразователя

12 сигналов поступает положительный или

правило:

Н,(|с)

Z,a,(k)+a,(k+l).Z,a2(k)--a2(k+l)

и „(К)

Если верна гипотеза Hi(k), сигнал (фиг. 2л} на выходе компаратора 10 имеет

уровень логической «1, в противном слуФормула изобретения

Демодулятор сигналов с минимальной частотной манипуляцие, содержащий два

первым входом первого блока задержки.

третьи входы корреляторов соединены с со- ответствующими выходами синхронизатора,

тем, что, с целью повышения верности демодуляции за счет учета корреляционной связи между символами принимаемых сигналов, введены второй и третий блоки задержки, два перемножителя и преобразователь сигналов, причем выход коррелятора соединен с первым входом блока вычитания непосредственно, а с вторым входом - через второй блок задержки, выход блока вычитания через первый перемножитель соединен с первым входом компаратора, второй вход которого соединен с выходом сумматора через второй перемножитель, вто

/л

ft/b

/

рой вход которого объединен с вторым входом первого перемножителя и соединен с выходом преобразователя сигналов, вход которого объединен с первым входом сумматора по модулю два и соединен с выходом первого блока задержки, второй вход которого соединен с выходом сумматора по модулю два, второй вход которого соединен с выходом компаратора, выход которого является выходом демодулятора, причем выход второго коррелятора соединен с первым входом сумматора непосредственно, а с вторым - через третий блок задержки.

А

ЪАА

/

/

/

л

л

f

ф1/г.2