Устройство для приема частотно- МАНипулиРОВАННыХ СигНАлОВ Советский патент 1981 года по МПК H04L27/14 

Изобретение относится к технике связи и может использоваться для приема частотно-манипулированных си налов без разрыва фазы. Известно устройство для приема частотно-: манипулированных сигналов, содержащее блок формирования опорных сигналов и сигналов тактовой синхронизации, выходы которого подключены к первым входам интеграторов и перемножителей, выходы которых соединены со вторыми входами ин теграторов, выходы которых подключе ны ко входам соответствующих блоков вычисления модуля сигнала, выходы которых соединены со входами блока вычитания, выход которого через пер вый компаратор подключен к первому входу первого триггера, второй вход которого соединен с выходом блока .. формирования опорных сигналов и сиг налов тактовой синхронизации, а вто рые входы перемножителей объединены 1. Однако верность сигналов, принимаемых данным устройством, невысока Цель изобретения - повышение вер ности принимаемых сигналов. Указанная цель достигается тем, что в известное устройство введены последовательно соединенные сумматор, второй компаратор, второй триггер, элемент задержки/ первый сумматор по модулю два и второй сумматор по модулю два, ко второму входу которого подключен выход первого триггера, второй вход которого соединен со вторыми входами элемента задержки и второго триггера, выход которого подключен ко второму входу первого сумматора по модулю два, при этом выходы интеграторов соединены со входами сумматора. На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство для приема частотноманипулированных сигналов содержит блок 1 формирования опорных сигналов и сигналов тактовой синхронизации, интеграторы 2 и 3, перемножители 4 и 5, блоки 6 и 7 вычисления модуля сигнала, блок 8 вычитания, первый и второй компараторы 9 и 10, первый и второй триггеры 11 и 12, сумматор 13, элемент 14 задержки, первый и второй сумматоры 15 и 16 по модулю два, причем интеграторы 2 и 3 и перемножители 4 и 5 объединены в корреляторы 17 и 18 соответственно. Устройство работает следующим образом. На входы корреляторов 17 и 18 пос тупают частотно-манипулированные сиг налы. В перемножителях 4 и 5 осущест ляется перемножение входного сигнала с опорными сигналами. Результаты перемножения интегрируются в интеграто рах 2 и 3. По сигналу тактовой синхронизации осуществляется разряд инте раторов 2 и 3 и ycTpofJCTBO подготавл вается к приему следующей посылки. В момент , предшествукяций разряду, сигнал на выходе одного из интеграто ров 2 или 3 достигает максимальной величины, по абсолютному значению, а на выходе другого интегратора равен нулю. Эти сигналы поступают на блоки б и 7, где определяются их абсолютные значения. Блок 8 вычис ляет разность, полученных абсолютных значений сигналов. Первый компаратор 9 формирует уровень логической единицы при положительной полярности выходного сигнала блока 8 и уровень логического нуля - при отрицательной. С приходом сигнала тактовой синхронизации первый триггер 11 устанавливается в соответствующее состояние и сохраняет его до прихода следующего сигнала тактовой синхронизации. Таким образом, на выходе первого триггера 11 восстанавли вается исходная информация , закодированная частотой посылки. Выходные сигналы интегратрров 2 и 3 суммируются в сумматоре 13. Поля ность выходного сигнала сумматора 13 в момент, предшествующий сигналу так товой синхронизации, определяется по лярностью наибольшего по абсолютному значению из суммируемых сигналов которая, в свою очередь, зависит от конечной фазы посылки. Второй компа ратор 10 формирует уровень логической единицы при положительной поляр ности выходного сигнала сумматора 13и уровень логического нуля - при отрицательной, с приходом сигнала .тактовой синхронизации второй триггер 12 устанавливается в соответствующее состояние и сохраняет его до прихода следующего сигнала тактово синхронизации. С помощью элемента 14и первого сумматора 15 фиксируется изменение конечной фазы очеред йой посылки ПОсравнению с предыдущей или отсутствие этого изменения. При отсутствии искажений посылка с четным количеством полупериодов кол бания имеет конечную фазу, одинаковую с предыдущей посылкой, а посылка с нечетным количеством полуперио,дов .колебания - противоположную. Проверка этого условия осуществляется вторым сумматором 16. Если условие не выполняется , на выходе второго сумматора 16 появляется сигнал единичного уровня, свидетельствующий о наличии ошибки в принятой последовательности посылок. Таким образом, предлагаемое устройство позволяет обнаруживать фактические ошибки приема, не вводя в сообщение избыточную проверочную информацию . Формула изобретения Устройство для приема частотноманипулированных сигналов, содержащее блок формирования опорных сигналов и сигналов тактовой синхронизации , выходы которого подключены к первым входам интеграторов и перемножителей, „ выходы которых соединены со вторыми входами интеграторов, выходы которых подключены ко входам соответствующих блоков вычисления модуля сигнала, выходы которых соединены со входс1ми блока вычитания , выход которого через первый компаратор подключен к первому входу первого триггера, второй вход которого соединен с выходом блока формирования опорных сигналов и сигнгшов тактовой синхронизации, а вторые входы перемножителей объединены, отличающееся тем, что, с целью повышения верности принимаемых сигналов, в него введены последовательно соединенные сумматор, второй компаратор , второй триггер, элемент задержки, первый сумматор по модулю два и второй сумматор по модулю два, ко второму входу которого подключен выход первого триггера, второй вход которого соединен со вторыми входаijm элемента задержки и второго триггера, выход которого подключен ко второму входу первого сумматора по модулю два, при этом выходы интеграторов соединены со входами сум-. матора. Источники информации , принятые во внимание при экспертизе 1. Финк Л.М. Теория передачи дискретных сообщений. М., Советское радио, 1970, с. 155-156 (прототип) .

t