Устройство для формирования серий импульсов Советский патент 1988 года по МПК H03K3/64 

Изобретение относится к импульсной технике и может быть использовано в устройствах для выработки управляющих команд.

Целью изобретения является повышение быстродействия за счет формирования пачек импульсов сразу же после появления сигнала на управляющей пгине, повышение точности за счет исключения Q искажения длительности последней серии при снятии управляющего сигнала и расширение функциональных возможностей за счет формирования серий импульсов с переменным количеством им- j пульсов в серии в заранее определенной последовательности, программируемого блока памяти.

На чертеже представлена функциора А соединен с входом управления п ресчетного блока 3, выход переноса которого соединен с вторым входом злемента ИЛИ-НЕ 9, выход элемента ИЛИ-НЕ 8 подключен к выходной шине 12, информационная шина 13 подключе на к информационным входам пересчет ного блоки. 2, а информационная шина 14 - к информационным входам пересчетного блока 3.

Выходы программируемого блока 15 памяти подключены к информационной шине 13, а адресные входы - к выход пересчетного блока 16, вход сброса которого подключен к инверсному выходу синхронного D-триггера 5, а переключающий вход - к прямому выходу триггера 4, шина 18 управления поднальная схема устройства для формиро-20 лючена к входу управления программируемого блока 15 памяти.

вания серий импульсов.

Устройство для формирования серий импульсов содержит генератор 1 опорных импульсов, пересчетные блоки 2 и 3, триггер 4, синхронные D-триггеры 5-7, элементы ИЛИ-НЕ 8-10, шину 11 управления, выходную шину 12, информационные шины 13 и 14, программируемый блок 15 памяти, пересчетный блок

16, блоки 15 и 16 образуют блок 17 программирования, шину 18 управления

Счетные входы пересчетных блоков 2 и 3 соединены между собой и подключены к первому входу элемента ИЛИ-НЕ 8, входу синхронизации синхронного D-триггера 7 и к выходу генератора 1 опорных импульсов, шина 11 управления подключена к информационному входу синхронного D-триггера 5. и к входу синхронизации синхронного D-триггера 6, информационный вход которого подключен к положительной шине питания, а выход - к информационному входу синхронного D-триггера 7, выход которого соединен с входом сброса син- хронного D-триггера 6 и к второму входу элемента ШЩ-НЕ 10, выход которого Соединен с входом сброса триггера 4, вход установки которого соединен с выходом переноса пересчетного блока 2, прямой выход триггера 4 соединен с управляющим -входом пересчетного блока 2, вторым входом элемента ИЛИ-НЕ 8 и входом синхронизации синхронного D-триггера 5, инверсный ;выход которого подключен к первому входу элемента ИЛИ-НЕ 9, выход которого соединен с первым входом элемента ИЛИ-НЕ 10, инверсный выход, тригге

ра А соединен с входом управления пересчетного блока 3, выход переноса которого соединен с вторым входом злемента ИЛИ-НЕ 9, выход элемента ИЛИ-НЕ 8 подключен к выходной шине 12, информационная шина 13 подключена к информационным входам пересчетного блоки. 2, а информационная шина 14 - к информационным входам пересчетного блока 3.

Выходы программируемого блока 15 памяти подключены к информационной шине 13, а адресные входы - к выхода пересчетного блока 16, вход сброса которого подключен к инверсному выходу синхронного D-триггера 5, а переключающий вход - к прямому выходу триггера 4, шина 18 управления под лючена к входу управления програм

мируемого блока 15 памяти.

Устройство работает следующим образом.

После включения питания пересчет- ньш блок 2 « синхронные D-триггеры 5-7 устанавливаются в исходное состояние сигналом начальной установки (не показано). При этом триггер 4 сигналом с выхода пересчет.ного блока 2 устанавливается в единичное состояние. Высокий потенциал, поступаюш 1й с прямого выхода триггера 4 на управляющий вход пересчетного блока 2, переводит его в режим параллельной записи кода числа (N1) количества импульсов в пачке, установленного на информационной шине 13. Импульсы,поступающие с выхода генератора 1 спорных импульсов на переключающ 1Й вход пересчетного блока 2, запишут код (N1) в триггера его разрядов. На его выходе переноса появится высокий потенциал, поступаюш51й на вход установки триггера 4, Низкий потендил,поступающий с инверсного выхода триггера 4 на управляюшзий вход пересчетного блока 3, переведет его в режим счета. Сигнал с выхода переноса при обнулении всех его разрядов на вход сброса триггера 4 проходить через элемент ИЛИ-НЕ 9 не будет, так как на первом входе его находится высокий потенциал , поступающий с выхода синхронного D-триггера 5. Высокий потенциал, поступающий с выхода триггера 4 на второй вход элемента ИЯИ-НЕ В, запрещает прохождение импульсов с выхода генератора 1 опорных импульсов

31на выходную шину 12, На ней находится низкий потенциал.

Положительньп импульс, появившийся на шине 11 управления, своим передним фронтом сформирует на выходе синхронного В триггера 6 высокий потенциал. Задний фронт первого, после данного момента, импульса с выхода генератора 1 опорных импульсов сфор- мирует на выходе синхронного D-триг- гера 7 высокий потенциал, поступающий на вход сброса синхронного D-триг гера 6, устанавливающий его в исходное состояние. Задний фронт вто- рого импульса сформирует на выходе синхронного D-триггера 7 низкий потенциал. Следовательно будет сформирован положительный имйульс с периодом, равным периоду импульсов ге- нератора 1 опорных импульсов, поступающий на второй вход элемента ИЛИ-НЕ 10. Так как на первом его входе низкий потенциал, на выходе формируется отрицательный импульс, поступаю- щий на вход сброса триггера 4 и переводящий его в нулевое состояние. На прямом выходе триггера 4 появляется низкий потенциал, который разрешает прохождение импульсов через элемент ИЛИ-НЕ 8 на выходную шину 12 устройства. Пересчетный блок 2 начинает работать в режиме счета.

I

Задним фронтом перепада потенциалов высокий потенциал с шины 11 упра ления переписывается в синхронный D-триггер 5, и на его инверсном выходе появляется низкий потенциал, разрешающий прохождение импульсов с выхода пересчетного блока 3 через элемент ИЛИ-НЕ 9. Высокий потенциал, поступакщий с инверсного выхода триггера 4 на управляющий вход пересчетного блока 3, переводит его в режим параллельной записи кода числа (N2) коэффициента пересчетного блока 3, фиксирующий длительность паузы между сериями импульсов, установленный на информационной шине 14. При поступлении на переключающий вход пе- ресчетного блока 2 (N1) импульсов на его выходе (по заднему фронту входного импульса) появится низкий потенциал, поступающий на установочный вход триггера 4 и устанавливаюш й его .в единичное состояние. Высокий по- тенциал с прямого выхода триггера 4 . переведет пересчетный блок 2 в режим параллельной записи и запретит про04

хож;;енне импульсов через элемент ИЛИ-.НЕ 8 на выходную шину 12 устройства. Пачка импульсов cфop шpoвaнa. Низкий потенциал с выхода триггера 4 устанавливает пересчетный блок 3 в режим счета. При поступлении на его переключающий вход (N2) импульсов на его выходе (по заднему фронту входного импульса) появляется низкий потенциал, который, пройдя через элементы ИЛИ-НЕ 9 и 10, установит триггер 4 в нулевое состояние. Далее процессы повторяются. Таким образом, на выходной шине 12 устройства формируется последовательность серий импульсов.

При снятии управляющего сигнала с пины 11 управления устройство возвращается в исходное состояниеi При этом пдсле формирования очередной пачки импульсов высокий потенциал с выхода триггера 4 устанавливает на выходе синхронного D-триггера 5 высокий потенциал, запрещающий дальнейшее переключение триггера 4 сигналами с выхода пересчетного блока 3. Так как переключение происходит после окончания формирования пачки импульсов, то искажение длительности пачки не происходит .

Устройство находится в исходном состоянии до поступления управляющего сигнала на шину 11 управления.

При необходимости формирования серий импульсов с переменным количеством импульсов в серии в заранее определенной последовательности на шину 18 управления поступает сигнал, инициализирующий кристаллпрограммируемого блока 15 памяти. В него записываются коды (N1) количества импульсов в .пачке. После поступления управляющего сигнала на шину 11 управления, низкий потенциал с выхода синхронного D-триггера 5 разрешает работу пересчетного блока 16. Переключение его на очередную комбинацию, записываемую в пересчетньш блок 2 и формируемую программируемым блоком 15 памяти, ведется задним фронтом сигнала с выхода триггера 4 после формирования очередной пачки импульсов. Пересчетный блок 16, меняя поочередно комбинации на адресных входах npo-i граммируемого блока 15 памяти, формирует на его выходах очередной код. Последовательность работы устройства такая же, как описывалась ВЕЛпе, с

I той разницей, что очередной код числа I импульсов в пачке описывается не с I информационной шины 13, ас выходов программируемого блока памяти и он j может бять разный (в зависимости от заложенной программы).

Формула изобретения

Устройство для формирования серий импульсов, содержащее генератор опор- ньЕХ импульсов, первый и второй пересчетные блоки и триггер, отличающееся тем, что, с целью повышения быстродействия, точности формирования и расширения функциональных возможностей, в него дополнительно введены первый, второй и третий синхронные D-триггеры, первый, второй, и третий .элементы ИЛИ-НЕ, третий пересчетный блок и программируемый блок памяти, при этом счетные входы первого и второго пересчетных блоков I соединены между собой и подключены к первому входу первого элемента ШТИ-НЕ I ВХОДУ синхронизации третьего синхронного D-триггера и выходу генератора опорных импульсов, шина управления I подключена к информационному входу j первого синхронного D-триггера и к i входу синхронизации второго синхрон- 1ного D-триггера, информационньй вход

с

0

5

0

5

0

которого подключен к положительной шине питания, а выход - к информационному входу третьего синхронного D-триггера, выход которого соединен с входом сброса второго синхронного D-триггера и с вторым входом т зетье- го элемента ИЛИ-НЕ, выход которого соединен с входом сброса триггера, вход установки которого соединен с выходом переноса первого пересчетного блока, прямой выход триггера соединен с управляющим входом первого пересчетного блока, вторым входом первого элемента ИЛИ-НЕ, входом синхронизации третьего пересчетного блока и входом синхронизации первого синхронного D-триггера, инверсный выход которого подключен к входу сброса третьего пересчетного блока и к первому входу второго элемента ШШ-НЕ, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ, инверсньй выход триггера соединен с входом управления второго пересчетного блока, выход переноса которого соединен с вторым входом второго элемента ИЛИ-НЕ, выходы программируемого блока памяти подключены к информационной шине первого пересчетного блока, а адресные входы подключены к выходам третьего пересчетного блока.

Изобретение может быть использовано в устройствах для выработки управляющих команд. Цель изобретения - повьппение быстродействия, точности и расширение функциональных возможностей устройства. Устройство содержит генератор 1 опорных импульсов, пере-. счетные блоки 2 и 3 и триггер 4. Введение синхронных D-триггеров 5-7, элементов ИЛИ-НЕ 8-10, программируемого блока 15 памяти, пересчетного блока 16, образующего с блоком 15 памяти блок 17 программирования, позволяет формировать II пачки импульсов сразу же после появления сигнала на управляющей шине 11. Кроме того, в устройстве исключаются искажения длительности последней серии при снятии управляющего сигнала и формируется серия импульсов с переменным количеством импульсов в серии в заранее определенной последовательности- программируемого блока 15 памяти. 1 ил.