Цифровой осциллограф Советский патент 1988 года по МПК G01R13/20 

CDi/e. /

Изобретение относится к радиоизмерительной технике и предназначено для регистрации, исследования и измерения параметров радиотехнических I сигналов разнообразных классов форм, в том числе неповторяющихся и одиночных импульсов.

Цель изобретения - уменьшение ди- намической погрешности многоканально- I го цифрового осциллографа путем кор- I рекции систематического апертурного i сдвига стробиругощих импульсов I На фиГо изображена блок-схема цифрового осциллографа; на фиго2 - блок-схема блока регистрации данных для цифрового осциллографа

Цифровой осциллограф содержит блок 1 регистрации данных, процессор 2, таймер 3, блок 4 отображения, блок 5 блокировки, выключатель 6, фильтр 7, выключатели 8 и 9, входную клемму 10 блок I1 логического сложения и инди- |катор 12о

I В состав цифрового осциллографа ; входит m одинаковых блоков 1 регист- |раЦии данных, все входы которых соединены и являются измерительным входом цифрового осциллографа. Цифровые входы данных процессора 2 соединены с цифровыми выходами данных блоков 1 регистрации данных, а управляющие выходы процессора 2 соединены с первыми управляющими входами блоков 1 регистрации данных Вход управления таймера 3 соединен с выходом управ- пения процессора 2, а его выход соединен со счетным входом процессора |2, Первый вход цифровых данных блока 14-отображения соединен с выходом ци- 1ФРОВЫХ данных процессора 2, а второй |вход цифровых данных блока 4 отобра- ения соединен с выходом цифровых Данных таймера 3. Входы блока 5 блокировки соединены с управляющими вы- Ходами процессора 2, а его выходы Соединены со вторыми управляющими Йвходами блоков 1 регистрации данных. Первая выключателя 6 соединена с управляющим входом блока 5 блокировки, а его вторая клемма соединена с шиной осциллографа, вход фильтра 7 соединен с выходом таймера 3. Первая клемма выключателя 8 соединена с выходом фильтра 7, а вторая клемма соединена со входами блоков 1 регистрации данных„ Первая клемма выключателя 9 соединена со входами блоков 1 регистрации данных и второй

Q

клеммой выключателя 8, Входная клемма 10 соединена со второй клеммой выключателя 9. Входы блока 11 логического сложения соединены с управляющими выходами блоков 1 регистрации данных. Вход индикатора 12 соединен с выходом блока 11 логического сложения

Блок 1 регистрации данных для. цифрового осциллографа содержит входной блок 13,блок 14 выборки и хранения, аналого-цифровой преобразователь 15, оперативно-запоминающий блок 16, ци- 5 Фровой компаратор 17, реверсивный

счетчик 18, регистр 19 памяти, цифро- анапоговый преобразователь 20, блок 21 управляемой задержки и блок 22 прстоянной памяти.

20

25

30

35

0

0

5

Вход входного блока 13 соединен со )зходом блока 1 регистрации данных, аналоговый вход блока 14 выборки и хранения соединен с выходом входного блока 13 Измерительный вход аналого- цифрового преобразователя 15 соединен с выходом блока 14 выборки и хранения. Цифровой вход данных оперативно-запоминающего блока 16 соединен с цифровым выходом аналого-цифрового преобразователя 15, а выход оперативно запоминающего блока 16 соединен с выходом блока 1 регистрации данных. Первый вход цифровых данных цифрового компаратора I7 соединен с аналого-цифровым преобразователем 15. Первьй выход цифрового компаратора 17 соединен с управляющим выходом блока 1 регистрации данных. Цервый вход цифровых данных реверсивного счетчигса . 18 соединен со вторым выходом цифрового компаратора 17. Первый вход регистра 19 памяти соединен с выходом реверсивного счетчика 18. Вторые .с входы регистра 19 памяти, реверсивного счетчика )8 и цифрового компаратора 17 соединены со вторым управляющим входом блрка 1 регистрации данных Вход цифроаналогового преобразователя 20 соединен с выходом ре-. гистра I9 памяти Первый вход управления блока 21 управляемой задержки соединен с выходом цифроаналогового преобразователя 20 Второй вход блока 21 управляемой задержки соединен с первым управляющим входом блока 1 регистрации данных. Выход блока 21 управляемой задержки соединен со вторым входом блока 14 выборки и хранеНИИ о Вьгсод блока 22 постоянной памяти соединен со вторьш входом цифрр- вогЬ компаратора -17.

Цифровой осциллограф работает следующим образом

На первом этапе производится дискретизация входного сигнала путем выборки его мгновенных значений, следующих равномерно с частотой дискре- тизации,

Далее каждая из выборок с помощью аналого-цифрового преобразователя 15 преобразуется в цифровой код Последовательность кодов заносится в one- ративно-запоминающий блок 16 с неограниченным временем хранения, чем и заканчивается первый этап

На втором этапе производится обработка процессором 2 записанной инфор мации и ее вывод в блок 4 отображени При этом коды выборок последовательно извлекаются из оперативно-запоминающего блока 16 и подаются в блок 4 отображения, где преобразуются в сигналы, определяющие положение светящейся точки по вертикали. Одновременно таймер 3 и процессор 2 формируют последовательно нарастающие коды, определяющие положение соответствующей выборки в блоке 4 отображения по горизонтали В результате воспроизводится зависимость, соответствующая по форме исследуемому сигналу

Процесс коррекции (уменьшения динмической погрешности) начинается с того, что оператор выключатель 8 и размыкает выключатели 6 и 9 При этом тактовая последовательность прямоугольных импульсов с интервалом 2 между импульсами поступает в фильтр 7, в котором прямоугольный сигнал преобразуется в треугольный и подается на входы блоков 1 регистрации даиньк. Здесь треугольный сигнал масштабируется с помощью входного блока 13 и поступает на вход блока 14 выборки и хранения. Поскольку частота опроса каждого канала регистрации f I, выбрана в m раз меньше тактовой частоты (где m - число каналов выборки), f прямоугольного сигнала, рьфабатываемого таймером 3, то при точном соблюдении равенства fj, на выходах всех блоков 14 выборки и хранения будет известное постоянное напряжение и коррекция в этом случае не требуется. Рассмотрим теперь, что

ю

15

4064934

произойдет, если

/т. Это неравенство наблюдается на практике из- за неидентичностг задержки сигнала в входном блоке 1,; и неидентичности задержек в тракте формирования стро- бирующих импульсов с частотой f.

Допустим, что в двух каналах блоков 1 регистрации данных наблюдается временной сдвиг h, и между импульсами стробирования ff,, Это приведет к тому, что на выходе блока

14 выборки и хранения постоянное напряжение изменит свою величину пропорционально временному сдвигу. В цифровом компараторе 17 полученное значение кода сравнивается со значением кода, хранимым в блоке 22 постоянной памяти После сравнения кодов цифровой компаратор 17 принимает решение: больше или меньше код с выхода по сравнению с кодом, хранимым в блоке 22 постоянной памяти. Допустим, что код, снимаемый с аналого-цифрового преобразователя 15, больше кода, хранимого в блоке 22 постоянной памяти о В этом случае цифровой компаратор 7 дает команду на уменьшение величины кода на единицу младшего разряда в реверсивном счетчике 18, Соответствующее значение кода с выходов реверсивного счетчика 18 запоминается в регистре 19 памяти и затем поступает на цифроаналоговый преобразователь

20. Здесь вновь полученный код. преобразуется в напряжение, которое приводит к уменьшению задержки в блоке 21 управляемой задержки что в свою очередь приводит к уменьшению напряжения

на выходе блока 14 выборки и хранения о Процесс коррекции повторяется до тех пор , пока код с аналого-цифрового преобразователя 15 не будет равен коду блока 22 постоянной-памяти, В

этом случае цифровой компаратор 17 вы рабатывает сигнал, показывающий, что коррекция закончена. Если иа всех выходах блоков 1 регистрации данных есть сигнал об окончании процесса

коррекции, то подключается индикатор 12, который сигнализирует об окончании процесса коррекции всех каналов,

Процесс коррекции обеспечивает минимальную динамическую опшбку в режиме измерения быстропротекакнцих про

цессов.

Формула изобретения 1„ Цифровой осциллограф, содержащий входную клемму, блоки регистрации данных, все входы которых объединены и являются измерительным входом осциллографа, процессор, цифровы входы данных которого соединены с цифровыми выходами данных блоков регистрации данных, управляющие выходы процессора соединены с первыми управляющими входами блоков регистрации данных, таймер, вход управления кото рого соединен с выходом управления процессора, выход тактового таймера соединен со счетным входом процессора, блок отображения, первый вход цифровых данных- которого соединен с выходом цифровых данных процессора, а второй вход цифровых данньпс блока отображения соединен с выходом цифровых данных таймера, о т л и ч а ю- щ и и с я тем, что, с целью уменьше ния динамической погрешности, он дополнительно содержит фильтр, три выключателя, блок блокировки, блок логического сложения и индикатор, причем входы блока блокировки соедине- ны с управляющими выходами процессора и первыми управляющими входамр I блоков регистрации данных, выходы I блока блокировки соединены с вторыми Iуправляющими входами блоков регистра |ции данных, один из выводов первого выключателя соединен с управляющим |входом блока блокировки, а другой - с общей шиной осциллографа, вход фильтра соединен с выходом тактового |сигнала таймера, первый вывод второ- jro выключателя соединен с выходом |)ильтра, а второй вывод соединен с зходами блоков регистрации данных, Ьервый вывод третьего выключателя соединен с входами блоков регистра- |дии данных и вторым выводом второго выключателя, входная клемма соедине- ijca с вторым выводом третьего выключа- |геля, входы блока логического сложе- Йия соединены с управляющими выходам блоков регистрации данных, вход ин- Дикатора соединен с выходом блока Логического сложенияо

2„0сциллограф по , о т л и - чающийся тем, что блок реs 0 5 0 0 5

5

0

гистрации данных содержит входной блок, блок выборки и хранения, аналого-цифровой преобразователь, оперативно-запоминающий блок, цифровой . компаратор, блок постоянной памяти,- реверсивный счетчик, регистр памяти, цифроаналоговый i преобразователь, блок управляемой задержки, причем вход входного блока соединен с входом блока регистрации данных, аналоговый вход блока выборки и хранения соединен с выходом входного блока, вход аналого-цифрового преобразователя . соединен с выходом блока выборки и хранения, цифровой вход оперативно- запоминающего блока.соединен с цифровым выходом аналого-цифрового пре- образователя, а цифровой выход оперативно-запоминающего блока соединен с выходом цифровъгх данных блока регистрации данных, первый вход цифровых данных блока цифрового компаратора соединен с цифровым выходом аналого-цифрового преобразователя и цифровым входом данных о.перативно-запоминающего блока, пер- вый выход цифрового компаратора соединен с управляющим выходом блока регистрации данных, первый вход цифровых данных реверсивного счетчика соединен с вторым выходом цифрового компаратора, первый вход регистра хранения соединен с выходом цифровых данных реверсивного счетчика, вторые входы регистра хранения, реверсивного счетчика и цифрового компаратора соединены с вторым управляющим входом блока регистрации данных, вход цифро- аналогового преобразователя соединен с цифровым выходом регистра хранения, первый вход управления блока .управляемой задержки соединен с выходом циф- роаналогового преобразователя, второй вход блока управляемой задержки соединен с первым управляющим входом блока регистрации данных, выход блока управляемой задержки соединен с вторым входом блока выборки и хранения, выход блока постоянной памяти соединен с вторым входом цифрового компаратора

фае. 2

Изобретение может быть использовано для регистрации, исследования и измерения параметров радиосигналов разнообразных классов форм, в том . с числе неповторяющихся и одиночных импульсов. Цифровой осциллограф содержит блоки 1 регистрации данных, процессор 2, таймер 3, блок 4 отображения, фильтр 7, выключатели 6,8,9, блок 5 блокировки, блок 11 логического сложения и индикатор 12о В описании изобретения дана электрическая схема блоков 1 регистрации данных Цифровой осциллограф имеет уменьшенную динамическую погрешность. 1 ЗоП, ф-лы, 2 ил„