Цифровой согласованный фильтр Советский патент 1988 года по МПК H03K3/84 

3 -

05

Изобретение относится к иммульс- Hoil текнике и может быть использовано в цифровых устройствах фильтрации случайных и псевдослучайных пос- ледовательностей бинарных сигналов.

Целью изобретения является расширение динамического диапазона.

На чертеже представлена функциональная схема цифрового согласован- ноге фильтра.

Цифровой согласованный фильтр содержит входы 1,2, вход 3 синхронизации, регистр 4 сдвига, сумматоры 5-7, регистр 8 сдвига, элементы НЕ-И 9 и 10, реверсивный счетчик 11, сумматор 12, реверсивный счетчик 13, элементы НЕ-И 14 и 15, компаратор 16 вычитатели 17 и 18, блоки 19 и 20 элементов И, блок 21 элементов ИЛИ, выход 22 устройства.

Сигнальный вход регистра 4 сдвига является входом 1 устройства, вход сдвига является входом 3 синхронизации устройства.Вход первого разряда регистра 4 сдвига соединен с первыми входами элементов НЕ-И 9,10, выхо N + 1-го разряда соединен с вторыми входами элементов НЕ-И 9,10. Выходы разрядов регистра 4 сдвига соединены с входами сумматора 5, выходы которого соединены с первой группой входов сумматора 6, выходы которого соединены с первой группой входов компаратора 16, с группой входов суммирования вычитателя 17 и с группой входов вычитания вычислителя 18. I

Выходы сумматора 7 соединены с

первой группой входов сумматора 12. Входы сумматора 7 соединены с выхода- ми регистра 8 сдвига, сигнальный вход которого является входом 2 устройства, а вход сдвига соединен с входом 3 синхронизации.

Выход первого разряда регистра 8 сдвига соединен с первыми входами элементов НЕ-И 14, 15, выход N+1-го разряда соединен с вторыми входами элементов НЕ-И 14, 15.

Входы суммирования и вычитания реверсивного счетчика 11 соединены с соответствующими выходами элементов НЕ-И 9, 10. Выходы реверсивного счетчика 11 соединены с второй группой входов сумматора 12, выходы кото рого соединены с второй группой входов компаратора 16, с группой входов вычитания вычитателя 17, с группой входор суммирования вьмитателя 18.

В|,1хо;;ы вычитателя 17 соединены с соответствующими входами блока 19 элементов И, вход управления которого со(д1и1ен с nepBtiiM выходом компаратора 16.

Выходы вычитателя 18 соединены с соответствуюпщми входами блока 20 элементов И, вход управлении которого соединен с вторым входом компаратора 16.

Первая группа входов блока 21 элементов ИЛИ соединена с выходами блока 19 элементов И, а вторая группа входов соединена с выходами блока 20 элементов И. Выходы блока 21 элементов ИЛИ являются выходами 22 устройства.

Выходы регистров 4, 8 сдвига при нумерации разрядов от N-ro первому соответствуют позициям одного из символов последовательности бинарных символов полезного сигнала.

Фильтр работает следующим образом

По входу 1 в фильтр поступают бинарные сигналы 0,1, которые являются результатом квантования аналогового сигнала по первому порогу х1, а по входу 2 поступают бинарные сигналы 0,1, которые являются результатом квантования по второму порогу х2. Аналоговый процесс имеет нормальное распределение с нулевым средним для помехи. Пороги х1 и х2 устанавливаются соответственно в точках максимальной крутизны гауссовой кривой распределения шума или в ближай1ией области. Если процесс попадает между порогами, то по обеим входам 1 и 2 поступают нулевые сигналы. Если процесс превышает порог х1, то по входу 1 поступает единичный сигнал, а по входу 2 - нулевой сигнал. Если процесс находится ниже порога х2, то наоборот, единичный сигнал поступает по входу 2, по входу 1 - нулевой нал. Таким образом, знак троичных сигналов определен тем, по какому входу рассматривается входной сигнал Бинарные сигналы с входа 1 запоминаются в регистре 4, а сигналы с входа 2 - в регистре 8. Содержимое обеи регистров продвигается импульсами синхронизации с входа 3, поступающими с частотой следования символов в полезном сигнале. В кодах с минимальным уровнем боковых лепестков авто- коррелящюнной функции число символов одного вида равно или близко к

10

15

числу С1П -1Волов другого Bii;vi. i cern.i можнп выбират символ, число М которых в коле меньше числа другого символа. Для позиций выбранного С(гмво- ла регистры 4, 8 имеют отводы, соответствующие положениям символов в этих регистрах, когда в них на5:одит- ся полезная последовательность символов. Сигналы с отводов регистра 4 суммируются в сумматоре 5, а сигналы с отводов регистра 8 - в сумматоре 7. Общее число единичных сигналов в регистре 4 подсчитывается с помощью реверсивного счетчика 11, а общее число единичных сигналов регистра 8 - с помощью реверсивного счетчика 13, Реверсивные счетчики 11, 13 подключены к первому и последнему разрядам регистров 4 и 8 соот- ,Q ветственно через элементы НЕ-И 9, 10, 14, 15, которые пропускают в реверсивные счетчики 11, 13 только неодинаковые сигналы, так как при одинаковых сигналах на двух входах ре- 25 версивного счетчика одновременно возможен сбой в его счете. Единичный сигнал с первого разряда регистра 4 (8) суммируется в реверсивном счетчике 11 (13) как сигнал +1, а единич- ,Q ный сигнал с последнего разряда регистра 4 (8) суммируется в 11 реверсивном счетчике (13) как сигнал - 1. При прохождении сигналов через регистры 4 и 8 в реверсивные счетчики 11

Чтоб).| показать гправедлиность ihon мулы (1) можно поспольчопяться лами 2, 3:

S,

2п, - 4т, - (N - JM) , 2п 2 - 4т , - (N - 2М). После вычитания S - Я

S

(2) (3)

получаетс формула (1). Достоинством устройства сжатия троичного сигнала является центрированность выходного сигнала и в устройстве не требуется элементо и входных сигналов для операции цент рирования. Правило (1) выработки сжатого сигнала обеспечивает минимум вычислительных затрат.

Сумматор 6 производит сут {мирование кода п реверсивного счетчика 13 с удвоенным кодом ш, сумматора 5, а сумматор 12 - сумм1фование кода п, реверсивного счетчика 11 с удвоенным кодом т сумматора 7. Вычитатели 17, 18 производят вычисления разностей S, -Sj и S,- S, соответственно. Удвоение кодов при суммировании и вычитании производится сдвигом связей на один разряд. Из двух значений разностей S, -S и Sj - S, только одна из них является правильной, так как вы- читатели правильно выполняют вычисление при условии, что вычитаемое число меньше. Компаратор 16 производит определение, какое из значений S,

и 13 формируются текущие суммы п, и или S/ больще. Если S ;, S,, то на Пл. Если в регистре находится полез- выход 22 передается величина S, -Sj,

Чтоб).| показать гправедлиность ihon- мулы (1) можно поспольчопяться лами 2, 3:

0

5

,Q 5 Q

S,

2п, - 4т, - (N - JM) , 2п 2 - 4т , - (N - 2М). После вычитания S - Я

S

(2) (3)

получается формула (1). Достоинством устройства сжатия троичного сигнала является центрированность выходного сигнала и в устройстве не требуется элементов и входных сигналов для операции центрирования. Правило (1) выработки сжатого сигнала обеспечивает минимум вычислительных затрат.

Сумматор 6 производит сут {мирование кода п реверсивного счетчика 13 с удвоенным кодом ш, сумматора 5, а сумматор 12 - сумм1фование кода п, реверсивного счетчика 11 с удвоенным кодом т сумматора 7. Вычитатели 17, 18 производят вычисления разностей S, -Sj и S,- S, соответственно. Удвоение кодов при суммировании и вычитании производится сдвигом связей на один разряд. Из двух значений разностей S, -S и Sj - S, только одна из них является правильной, так как вы- читатели правильно выполняют вычисление при условии, что вычитаемое число меньше. Компаратор 16 производит определение, какое из значений S,

или S/ больще. Если S ;, S,, то на выход 22 передается величина S, -Sj,

Изобретение может быть использовано в цифровых устройствах фильтрации случайных и псевдослучайных последовательностей бинарных сигналов. Устройство содержит регистр 4 сдвига, сумматоры 5 и 6, элемент НЕ-К 9 и 10, реверсивный счетчик 11, компаратор 16, вычитатели 17 и 18, блоки 19 и 20 элементов И и блок 21 элементов ИЛИ. Введение сумматоров 7 и 12, регистра 8 сдвига, реверсивного счетчика 13, элементов НЕ-И 14 и 15 и образование новых функциональных связей расширяет динамический диапазон фильтрации. 1 ил.

ная последовательность, то в реверсивном счетчике 11 сумма принимает значение , а если в регистре 4 находится помеха, то сумма п, является случайной и распределена в интервале О - N. Для полезной последовательности сумма ш в сумматоре 5 имеет значение М, а для помехи распределена в интервале О - М. Соответственно, для полезной последовательности в регистре 8 сумма п в реверсивном счетчике 13 имеет значение М, сумма m,j в сумматоре 7 также имеет значение М. Для помехи п j рас- пределена в интервале О - N, а в интервале О - М. Формирование сжатого сигнала состоит в вычитании результата сжатия сигнала по входу 1 из результата сжатия сигнала по вхо- ду 2 (или наоборот), при этом сжатый сигнал формируется по правилу

S 2(п,+ 2 m,)-2(n,+ 2m,).(1)

а если , то передается величина S S 1, т.е. на выход 22 передается модуль сжатого сигнала. В качестве знака, если такой необходим, может быть использован сигнал компаратора 16. Передача кодов вычитателей 17, 18 происходит через блоки 19, 20 элементов И, которые открываются сигналом компаратора 16, паратор 16 открывает вает блок 20.

При 8,7/8 ком- блок 19 и закрыФормула изобретения

Цифровой согласованный фильтр, содержащий первый регистр сдвига, выход первого разряда которого соединен с первыми входами первого и второго элементов , вторые входы которых соединены с пыходом последнего разряда первого реверсивного счетчика, выходы разрядов которого

соединены с входами первого сумматора, выходы которого соединены с перво группой входов второго сумматора, выходы которого соединены с первой груп пой входов компаратора, с группой входов суммирования первого вычитате ля и с группой входов вычитания второго вычитателя, сигнальный вход и вход сдвига первого регистра сдвига соединены соответственно с первым входом и входом синхронизации фильтра, первый реверсивный счетчик, входы суммирования и вычитания которого соединены соответственно с выходами первого и второго элементов НЕ-И, вторая группа входов компаратора соединена с группой входов вьмитания первого вычитателя и с группой входов суммирования второго вычитателя, выходы которого соединены с входами первого блока элементов И, вход управления которого соединен с первым выходом компаратора, второй выход которого соединен с входом управле- ния второго блока элементов И, входы которого соединены с выходами первого вычитателя, выходы первого, второго блоков элементов И соединены соответственно с первой и второй гру пой входов блока элементов ИЛИ, о тличающийся тем, что, с целью расширения динамического диапазона, в него введены второй регистр сдвига, второй реверсивный счетчик, третий, четвертый сумматоры, третий, четвертый элементы НЕ-И, причем сигнальный вход и вход сдвига второго сдвигового регистра соединены соответственно с вторым входом и входом синхронизации фильтра, выход первого разряда второго регистра сдвига соединен с первыми входами третьего, четвертого элементов НЕ-И, выход последнего разряда второго регистра сдвига соединен с вторыми входами третьего, четвертого элементов НЕ-И, выходы разрядов второго регистра сдвига через третий сумматор соединены с первой группой входов четвертого сумматора, вторая группа входов которого соединена с выходами первого реверсивного счетчика, выходы четвертого сумматора соединены с второй группой входов компаратора, входы суммирования и вычитания второго реверсивного счетчика соединены соответственно с входами третьего, четвертого элементов НЕ-И, выходы второго реверсивного счетчика соединены с второй группой входов второго сумматора.