Преобразователь частоты следования импульсов в постоянный ток или напряжение Советский патент 1988 года по МПК H03M1/50 G01R23/00 

а vj

со .

Изобретение, отногится к информл- ционно-нзмсрительной технике и может быть использонано для преобразов ния частоты следования импульсов в постоянный ток.

Целью изобретения является повышение точности, быстродействия и расиги рение диапазона преобразования.

Па фиг . 1 изображена функциональная схема преобразователя частоты следования импульсов в постоянный ток или напряжение; на фиг. 2 - временные диаграммы работы устройства.

Преобразователь (фиг.1) содержит входной формирователь 1, блок 2 синхронизации, вход которого соединен с выходом формирователя 1, а выход - со счетным суммирую1цим в::одом счетчика 3 и с первьм входом 4 блока 5 управления. Второй вход 6 блока 5 подключен к выходу старшего разряда счетчика 7. К счетному суммирующему входу счетчика 7 и входу синхрониза- дии блока 2 подключен первый выход 8 опорного генератора 9. Выходы счетчиков 3 и 7 подключены соответственно к кодовьм входам блоков 10 и 11 памяти. Входы записи блоков 10 и 11 подключены к первому выходу 12 блока 5, второй выход 13 которого соединен с входами установки в О счетчиков 3 и 7. Выходы блоков 10 и 11 подключены соответственно к кодовым входам третьего 14 и четвертого 15 счетчиг ков, счетные вычитаюв(ие входы которых подключены к второму выходу 16 опорного генератора 9. Выход переноса счетчика 15 подк;вочен к входу формирователя 17 СИГНАЛА установки, выход которого соединен с входг1ми установки счетчиков 14 и 15 и первьм входом триггера 18, второй вход которого подключен к выходу переноса счетчика 14, а выход - к входу блока 19 стабилизации амплитуды импульсов. Выход блока 19 подключен к входу филтра 20 нижних частот, с выхода которого снижается выходной сигнал. Блок 5 содержит элемент И 21, первьп : и второй входы которого соединены соответственно с первьм 4 и вторым 6 входами блока 5, элемент 22 задержки формирователь 23 сигнала записи и фо мирователь 24 сигнала сброса. Вход элемента 22 подключен к выходу элемента И 21, а выход - к входу формирователя 23, выход которого соединен с первым выходом 12 блока 5 и с

0

5

0

5

0

5

0

5

0

5

входом формирователя 24, выход которого подключен к второму выходу 13 блока 5. Блок 19 может содержать, например, источник стабилизированного напряжения и переключатель, управляемый входным сигналом блока 19 и поочередно подключающий его выход к общей шине и к источнику стабилизированного напряжения. Каждый из блоков 17, 22, 23 и 24 может быть выполнен, например, на D-триггере.

На фиг. 2 временные диаграммы обозначены следующими позициями: 25 - сигнал на вьсходе 8 генератора 9; 26 - сигнал на выходе формирователя 1; 27 - сигнал на выходе блока 2; 28 - сигнал на входе 6 блока 5; 29 - сигнал на выходе элемента 21; 30 - сигнал на выходе элемента 22; 31 - сигнал на выходе 12 блока 5; 32 - сигнал на выходе 13 блока 5.

Устройство работает следующим образом.

Входной сигнал произвольной формы преобразуемой частоты FK с помощью формирователя 1 преобразуется в последовательность прямоугольных импульсов с крутым фронтом. Блок 2 осуществляет синхронизацию входного сигнала по переднему фронту одного ,из импульсов на вькоде 8 опорного генератора 9. Работа устройства происходит циклически, причем в начале каждого цикла счетчики 3 и 7 уста- новл°.ны в О сигналом на выходе 13 блока 5 в конце прсдвдущего цикла. В течение цикла счетчик 3 считает имггульсы входной частоты FX ,а счетчик 7 - импульсы частоты F, с выхода 8 опорного генератора 9. Когда импульсы частоты F, заполнят половину емкости счетчика 7, его старший разряд принимает состояние 1 и на входе 6 блока 5 появляется единичный потенциал. Далее очередной импульс на выходе блока 2, поступая на вход 4 блока 5, вызывает появление импульса на выходе элемента И 21, который, пройдя через элемент 22 задержки, запускает формирователь 23, импульс . на выходе которого поступает на входы записи блоков 10 и 11, вследствие чего выходные коды счетчиков 3 и 7 записываются соответственно в блоки 10 и 11. Время задержки элемента 22 выбирается таким, чтобы состояние всех разрядов сче 1 чика 3 успело установиться. При этом в блоке 10 будет

запигпно чис.чо М, югитсто чиг.пу nepuci- дов НХОДНП1Ч) сиг наля время цикла Т| от момента начала цикла дп момента записи, и в блок 11 - число равное перис1ДО1 частсггы

N,

за

NT,

причем с точностью до

(1)

где Т

J

р X

где Т, 1/F ; Т 1/F - соответственно периоды следования входных itMnynbCOB и импульсов опорного генератора 9 на его выходе 8.

Для обеспечения малой погрешности дискретности Тц должно быть выбрано MHoi o больше Т, , а емкость счетчика

Т.

7 больше, чем величш а F где Т

I ц макс

-ц.жакс максимальное время цикла Далее задним фронтом импульса записи запускается формирователь 24 и на его выходе устанавливает счетчики 3 и 7 в О. Длитель

ность импульсов формирователей 23 и 24 выбирается так, чтобы установка О закончилась до начала очередного импульса с выхода 8 опорного генератора 9. Затем весь цикл повторяется. На счетные вычитающие входы счетчиков 14 и 15 подаются импульсы частотой F с выхода 16 опорного генератора 9, причем F F, . В момент прохождения счетчика 15 через нулево состояние на его выходе переноса появляется сигнал, запускающий формиро (Ватель 17, на выходе которого появляется коротки импульс, поступающий на входы установки счетчиков 14 и 15 и на первый вход триггера 18. Последний при этом устанавливается в единичное состояние. Одновременно происходит передача кодов, хранящихся в памяти блоков 10 и 11, в разряды счетчиков 14 и 15. Далее в процессе счета импульсов частоты F происходит уменьшение кодов, записанных в счетчиках 14 и 15, до нуля. Ввиду того, что , счетчик 14 достигает нелевого состояния раньше, чем счетчик 15. При этом сигнал на его выход переноса перебрасывает триггер 18 в нулевое состояние. Далее достигает нулевого состояния счетчик 15, сигнал переноса с его выхода производит установку в счетчики кодов М и N, и весь процесс повторяется периодически. {я рыходе триггера 18 формяруогСЯ ШИрОТНО-(ГМПу.Г1ЬСН14Й СИГНЛЛ, Д.ЧИТСЛЬiiocTii 1гмпульса которого t „ опррлсля,

за

до

ется числом М: ность периода

N/F .

и Т Н/1 ; длится I,- ЧИСЛС1М N: Т

Импульсы с выхода триггера 18 стабилизируются по амплитуде с помо- 10 Е1ью блока 19, и их среднее значе)1ие равно:t,.

ср

-г

(2)

где F - амплитуда 1гмпульса,

Подставив в (2) выражение лучим

F.

(1),

(3)

20 Для получения нужной скважности импульса (с тем, чтобы в верхней точке диапазона она бьша близка к единице) подключение счетчика 14 к блоку 10 может быть выполнено со

25 сдвигом на К разрядов вправо.

При

этом

t,.

Р

М 2 К

;.Л

в случае уменьшения входной частоты до нуля исчезает импульс записи, что может привести к искажению

выходной информации. Чтобы этого не произошло, можно от заднего фронта импульса выхода старшего разряда счетчика 7 включить формирователь и с его выхода подать сигнал на вход

установки О блока 10 памяти.

Время задержки элемента 22 выбирается таким, чтобы состояние всех разрядов счетчика 3 успело установиться. Формироват ь 23 необходим

для формирования импульса записи на блоки 10 и 11 (диаграмма 31), причем .длительность импульса должна быть достаточна для записи. Импульс сброса (диаграмма 32) на счетчики 3 и 7 должен поступить после окончания импульса записи, поэтому необходим формирователь 24, запускаемьш от заднего фронта формирователя 23. В момент прохождения счетчика 15 через нулевое состояние на его вьсходе пе

щий форм1фователь 17, на в з1ходе которого появляется короткий импульс, поступающий на входы установки счетчикоБ lA и 15. В этот момент и происходит запись кода с блоков 10 и 11 на счетчики 1 и 15, При прохождении счетчика 15 через нулевое состояние происходит запуск блока 17, и с выхода блока 17 происходит установка соответствутощего кода в счетчик 15. Этот импульс установки приходит раньше, чем поступит следующий импульс счета с частотой F, так как, например, время задержки в блоке 17 не более 50 не, а F,, 1000 кГц.

Блок 2 осуществляет синхронизацию входного сигнала по переднему фронту одного из импульсов на выходе 8 опорного генератора 9 (диаграмма 25) т.е. на выходе синхронизатора имеются импульсы частотой F (диаграмма 27), совпадающие по переднему фронту импульсов с импульсами на выходе 8 опорного генератора 9. Блок 19 может содержать, например, источник стабилзированного напряжения и переключатель, управляемый входным сигналом блока 19 и поочередно включающий его выход к общей шине и к источнику стабилизированного напряжения. Частота опроса счетчиков 15 и 14 равна

рас ШиреНПО лпапаяоип преобрачоплтеля без у1(1иче11 1я погреипюс ти.

Таким образом, достигается расширение диапазона преобразования и повышение точности. Повышение точности дocтиl 1cтcя также за счет исключения погрешности двух цифроаналоговых преобразователей. Повышение быстродействия при минимальной входной частоте достигается тем, что цикл преобразования составляет один период входной частоты вместо двух.

15Формула изобретения

1. Преобразователь частоты следования импульсов в постоянный ток или напряжение, содержащий входной формирователь, первый счетчик, выход кото рого подключен к входу первого блока памяти, второй счетчик, выход которого подключен к входу второго блока памяти, блок управления, первый выход которого подключен к входам записи первого и второго блоков памяти, а второй выход - к входам установки в О первого и второго счет

чиков, и опорный генератор, о т л и

Изобретение относится к информационно-измерительной технике. Цель изобретения - повьппение и расширение диапазона преобразований.I Преобразователь содержит входной формирователь 1, счетчики 3 и 7, блоки 10 и 11 памяти, блок 5 управления и опорный генератор 9. Введение счетчиков 14 и 15, блока 2 синхронизации, формирователя 17 сигнала установки, триггера 18, блока 19 стабилизации амплитуды импульсов и фильтра 20 нижних частот исключает необходи- / мость в использовании двух цифроана- логовых преобразователей, что увеличивает точность преобразования. За счет того, что цикл преобразования составляет один период входной частоты вместо двух, повышается быстродействие устройства. В описа нии приведен пример выполнения блока 5 управления. 1 з.п.ф-лы, 2 ил. i (Л

F Fj . Коды на выходах блоков зо чающийся тем, что, с

10 и 11 устанавливаются с частотой F 1/Тц. В течение времени Тц коды на выходах блоков 10 и 11 не изменяются. Этим коды и рписьтаются с частотой на блоки 14 и 15 соответственно, причем , например, Тц 0,5 с; FJ 1000 кГц; N 3000, тогда 330 Гц :. 2Гц. Погрешность дискретности предлагаемого устройства определяется числом импульсов N, заполняющих интервал в М периодов входного сигнала. В случае уменьшения значений входной частоты во всем диапазоне входньк частот меньшается число М до единицы, но число N не может быть меньше половины емкости счетчика 7, т.е. Р/2 N.P, где Р емкость счетчика 7, позтому точность не снижается при снижении входной частоты, и погрешность дискретности может быть получена достаточно малой во всем диапазоне преобразования за счет выбора емкости счетчика.

I Учитывая, что минимальной входной частоте соответствует М 1, а максимальной - полное заполнение счетчика 3, за счет выбора емкости последнего можрт быть получено существенное

35

пов1)Ппения точности, быстродей и расширения диапазона преобр ния, в него введены третий и тый счетчики, блок синхрониза формирователь сигнала установ

40

триггер, блок стабилизации ам импульсов и фильтр нижних час чем вход блока синхронизации чен к выходу входного формиро а выход - к счетному суммирую входу первого счетчика и пер входу блока управления, выход го разряда второго счетчика п чен к второму входу блока упр g выходы первого и второго блок мяти подключены соответственн довым входам третьего и четве счетчиков, первый выход опорн нератора соединен с входом си низации блока синхронизации и ным суммирующим входом второг чика, а второй выход - со сче вычитающими входами третьего вертого счетчиков, выход пере четвертого счетчика подключен ду формирователя сигнала уста выход которого соединен с вхо установки третьего и четверто чиков и с первым входом тригг

50

55

целью

5

пов1)Ппения точности, быстродействия и расширения диапазона преобразования, в него введены третий и четвертый счетчики, блок синхронизации, формирователь сигнала установки,

0

триггер, блок стабилизации амплитуды импульсов и фильтр нижних частот, причем вход блока синхронизации подключен к выходу входного формирователя, а выход - к счетному суммирующему входу первого счетчика и первому входу блока управления, выход старшего разряда второго счетчика подключен к второму входу блока управления, g выходы первого и второго блоков памяти подключены соответственно к кодовым входам третьего и четвертого счетчиков, первый выход опорного генератора соединен с входом синхронизации блока синхронизации и счетным суммирующим входом второго счетчика, а второй выход - со счетными вычитающими входами третьего и четвертого счетчиков, выход переноса четвертого счетчика подключен к входу формирователя сигнала установки, выход которого соединен с входами установки третьего и четвертого счет чиков и с первым входом триггера.

0

5

второй вход которого подключен к выходу переноса третьего счетчика, а выход - к входу блока стабилизации амплитуды импульсов, вькод которого соединен с входом фильтра нижних частот.

сброса, выход которого соединен с вторым выходом блока управления, а вход - с первым выходом блока управления и выходом формирователя сигнала записи, вход которого соединен с выходом элемента задержки, первьш и второй входы элемента И соединены соответственно с первьм и вторьм входами блока управления, а выход - с входом элемента задержки.

Фи. i