Устройство для контроля качества дискретного канала связи Советский патент 1988 года по МПК H04L11/08 

00

ел

со

Об

Изобретение относится к электросвязи. Цель изобретения - сокращение времени контроля. Устр-во содержит анализатор 1 ошибочных комбинаций. блок 2 управления, элемент ИЛИ 3, ;счетчик 4 комбинаций, счетчик 5 ошибочных комбинаций, блок индикации (БИ) 6, регистр памяти 10, С целью сокращения времени контроля в устр-во введены БИ 7, два постоянных запоминающих блока 8, 9, регистр памяти 11, комбинационньй сумматор 12, счетчик 13повторных комбинаций, дешифратор 14повторных комбинаций.Если показания индикатора превьш1ают допустимые, то оператор может оперативно перейти на другую рабочую частоту передачи или приема или перейти на другой режим работы. При этом не тратится время на специальную проверку, диагностический контроль путем прерьшания рабочего режима (сеанса связи) и перехода в режим контроля, диагностики и обратно. 4 ил. i (Л

Cpu9.i

Изобретение относится к электросвязи и может быть применено в системах передачи данных с решающей обратной связью.

Цель изобретения - сокращение времени контроля.

На фиг.1 представлена структурная электрическая схема устройства для контроля качества дискретного канала связи; на фиг.2 - структурная электрическая схема анализатора ошибочных комбинаций; на фиг.З - стр.уктурная электрическая схема блока управления; i на фиг.4 - структурная электрическая I схема дешифратора повторных комбина- i ций.

Устройство для контроля качества дискретного канала связи содержит 1 анализатор 1 ощибочных комбинаций, I блок 2 ущзавления, элемент ИЛИ 3, I счетчик 4 комбинаций, счетчик 5 оши- ; бочных комбинаций, первый 6 и второй ; 7 блоки индикации, первьй 8 и второй J 9 постоянные запоминающие блоки (ПЗБ) I первьй 10 и второй 11 регистры памя- i ти, комбинационньй сумматор 12, счетчик 13 повторных комбинаций и дешиф- I ратор 14 повторных комбинаций, I Анализатор 1 представляет собой

фактически известньй декодер цифровой I информации (фиг.2), состоящий, например, из регистра сдвига, образованно- : го из D-триггеров 15 - 25, четырех

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (сумматоры I по модулю два) 26 - 29, подключенных : к соответствующим входам и первьм ; выходам регистра сдвига, и дешифратора 30, подключенного, своими входами к вторым выходам регистра сдвига. ,Цля обнаружения ошибки может быть применен,, например, образующий полином 11 степени ( Х + х + X + 1).

Блок 2 управления содержит (фиг.З) следующие стандартные элементы: три элемента И 31-33, два D-триггера 34 и 35, счетчик 36, дешифратор 37, два элемента ИЛИ 38 и 39, два элемента НЕ 40 и 41 и формирователь 42.

Дешифратор 14 содержит (фиг.4) следующие стандартные элементы: D- триггер 43, элемент НЕ 44 и элемент И-НЕ 45.

Устройство работает следующим .образом.

После включения напряжения питания в блоке 2 (фиг.2) формирователь 42 вьфабатывает сигнал обнуления (Сброс который подается внутри блока 2 че

с

Q 5

0 5 о

0

5

,

5

рез элемент ИЛИ 38 на установочньй вход счетчика 36, через элемент НЕ 40 на установочный вход триггера 34, а через элемент ИЛИ 39 - на второй выход блока 2.

В результате все счетчики 4, 5 и

13(фиг.1) обнуляются.

По приходу сигнала Пуск, синхронизированного с началом кодовой комбинации (т.е., сформированного вне предлагаемого устройства, в аппаратуре по окончании циклового фазирования при наличии команды Пуск), через элемент ИЛИ 3 на третий вход блока 2 управления последний разрешает прохождение импульсов тактовой частоты, поступающих на второй вход блока 2 управления, с пятого своего выхода на второй вход анализатора 1 ошибочных комбинаций. В результате этого цифровая информация, поступающая на первый вход анализатора 1, подвергается поблочной обработке с целью выявления ошибочных блоков-- (комбинаций), причем биты входной информации опережают фронты импульсов тактовой частоты. С первого выхода анализатора 1 на первый вход блока 2 вьвдается сигнал ошибки (логической единицы), если хотя бы одна ошибка содержится в комбинации, и записывается на триггере 35 блока 2 управления. С второго выхода анализатора J на дешифратор 14 выдается информационная кодовая последовательность, часть разрядов которой содержит служебные биты. 22-й разряд кодовой (35,24-разрядной) комбинации содержит информацию о повторении комбинации. Блок 2 управления с помощью содержащихся в нем счетчика 36 и дешифратора 37 (фиг.З) выделяет 22-й импульс и вьщает его с четвертого выхода на третий вход дешифратора 14, под действием которого информация (признак) о наличии повторенной комбинации (бит в 22-м разряде) записывается и хранится в D-триггере 43 дешифратора 14 (фиг.4). При совпадении трех сигналов: признака повторной комбинации (третий вход дешифратора 14), отсутствии ошибки в комбинации (второй вход) и признака окончания комбинации (первьй вход), дешифратор

14формирует импульсный сигнал на

вход счетчика 13.

I

С третьего выхода блока 2 управления на вход счетчика 4 комбинаций

вьиаются импульсы, каждый из которых означает, что на устройство поступил очередная комбинация 35, 24-разрядного кода, где 35 означает полное число разрядов комбинации (блока), а 24 - число разрядов, отведенное дл информации и служебных битов в том числе, а остальные 11 разрядов - проверочные биты. С второго выхода блок 2 управления на вход счетчика 5 поступают импульсы, каждый из которых означает наличие хотя -бы одной ошибки в кодовой комбинации. После отсчета счетчиком 4, работающим в режиме сложения, количества импульсов, соответствующих 125 комбинациям, с его выхода на синхронизирующие входы записи первого 10 и второго 11 регистров формируется импульс. При этом по переднему фронту импульса в первый регистр 10 записывается число ошибочных комбинаций, подсчитанное за цикл (период)5 равный по времени интервал времени из 125 комбинаций (на соот-- ветствующей скорости приема-передачи дискретной информации).

Во второй регистр 11 по переднему фронту импульса запи.сывается число, означающее сумму ошибочных комбина- ций, подсчитанных счетчиком 5 и выданных на входы комбинационного сумматора 12, и повторных комбинаций, подсчитанных счетчиком 13, который принял их с дешифратора 14 и выдал на вторые входы комбинационного сум- матора 12. Этот же импульс, поступивший с выхода счетчика 4 через элемен ИЛИ 3 на вход блока 2 управления, означает конец одного цикла измерения. Код числа, записанный в первом регистре, вьщается через ПЗБ 8 на первый блок 6 индикации, который отображает процент безошибочных комбинаций на приеме в режиме работы аппаратуры пе данных с решающей обратной связью в процессе сеанса связи. Код числа, записанньш во втором регистре 11, выдается через ПЗБ 9 на второй блок 7 индикации, который отображает процент безошибочных комбинаций, по- лученных на приеме, с учетом числа новых, формируемых на передаче, комбинаций, т.е. числа повторенных комбинаций в процессе сеанса связи.

Показания обоих блоков 6 и 7 индикации изменяются через интервалы времени передачи (приема) 125 комбинаций 35, 24-разрядного кода.

0 5

п 0

0

5

Первый блок 6 индикации отображает коэффициент потерь передачи информации в одном (обратном) канале, а второй блок 7 индикации -. в другом (прямом), причем показания второго всегда не превышают показаний первого и выражаются в процентах.

ПЗБ 8 и 9 кодируются таким образом, чтобы двоичный код (число комбинаций), поданный на каждый из блоков, преобразовывался в двоичный код, соответствующий коэффициенту потерь или скорости передачи цифровой информации, выраженных в процентах.

Например, если на вход ПЗБ поступает .двоичный код числа, находящегося в пределах от О до , то это означает, что блок индикаторов покажет-число 0%. Если на входе ПЗБ двоичный код числа, находящегося в пределах от 18 до 29, то индикатор покажет число 20%, а если на входе ПЗБ двоичный код числа, находящегося в интервале от 90 до

101, то индикатор покажет число 80%. I

Таким образом, наблюдая за показаниями индикаторов, оператор в процессе сеанса связи может судить о коэффициенте потери скорости передачи цифровой информации в прямом и обратном каналах связи за счет переспросов ошибочных комбинаций 35, 24-разрядного кода в системе передачи данных с использованием режима обратной связи.

Если показания индикатора (или индикаторов) превьш1ают допустимые (это означает, что из-за наличия помех принимается большой процент оши бочных комбинаций и скорость передачи цифровой информации очень снизилась), то оператор может оперативно перейти на другую рабочую частоту передачи или приема или перейти на другой ре- жим работы. При этом не тратится время на специальную проверку, диагностический контроль путем прерывания рабочего режима (сеанса связи) и перехода в режим контроля, диагностики и обратно.

Формула изобретения

Устройство для контроля качества дискретного канала связи, содержащее последовательно соединенные анализатор ошибочных комбинаций, первый вход которого является информационным входом устройства, и блок управления, второй вход которого является тактовым входом устройства, элемент РШИ, выход которого подключен к третьему входу блока управления, первьш выход которого подключен к установочным входам счетчика ошибочных комбинаций и счетчика комбинаций, выход которого подключен к первому входу элемента ШШ, второй вход которого является пусковым входом устройства, а второй выход блока управления подключен к счетному входу счетчика ошибочных комбинаций, выходы которого подключены к установочным входам первого регистра памяти, и первый блок индика- ции, отличающееся тем, что с целью сокращения времени контроля, введены последовательно соединенные дешифратор повторных комбинаций, счетчик повторных комбинаций, комбинаци- онный сумматор, второй регистр памяти, первый постоянный запоминающий |блок и второй блок индикации. Второй

SO

л ЛАЖ . f жf ж

постоянный запоминающий блок, включенный между выходами первого регистра памяти и входами первого блока индикации, при этом выходы счетчика ошибочных комбинаций подключены к другим входам комбинационного сумматора, выход счетчика комбинаций подключен к синхронизирующим входам первого и второго регистров памяти, уста новочный вход счетчика повторных комбинаций соединен.с первым выходом блока управления , второй, третий,и четвертый выходы которого подключены соответственно к первому, второму и третьему входам дешифратора; повторных комбинаций, четвертый вход которого соединен с вторым выходом анализатора ошибочных комбинаций, второй

вход которого соединен с пятым выходом блока управления, третий выход которого подключен к счетному входу счетчика комбинаций.

-X)

J

(риг.З