Умножитель частоты следования импульсов Советский патент 1988 года по МПК H03K5/156 H03K23/00 

S

(Л

;о ел

IsD

Изобретение относится к имгг льс- ной технике и может быть использовано для построения синтезаторов частот средств связи, а также для генераторного оборудования многоканальных систем передачи.

Цель изобретения - повышение быстродействия за счет ускорения вхождения в синхронизм петли фазовой автоподстройки частоты(ФАПЧ),

На чертеже приведена электрическая структурная схема умножителя.

В состав умножителя входят последовательно соединенные генератор 1 импульсов, пересчетный блок 2, фазовый детектор 3, первый 4 и второй 5 элементы И, первый 6 и второй 7 триггеры, реверсивный счетчик 8 импульсов и преобразователь 9 код-напряжение, выход которого соединен с входом управления генератора 1 импульсов, выход которого соединен с выходной шиной 10 и с первыми входами первого 4 и второго 5 элементов И, выходы кото- рык соединены соответственно с входом сложения и вычитания реверсивного счетчика 8 импульсов, выход которого соединен с входом преобразователя 9 код-напряжение., а первый и второй входы фазового детектора 3 соединены соответственно с С-входами первого 6 и второго 7 триггеров, D-входы которых соединены соответственно с первым и вторым выходсши фазового детектора 3, первый вход которого соединен с входной шиной 11, второй вход - с выходом пересчетного блока 2, причем третий и четвертый выходы фазового детектора 3 соединены соответственно с первьми входами первого 12 и в Роро- го 13 элементов ИЛИ, вторые входы которых соединены соответственно с инверсными выходами первого 6 и второго 7 триггеров, а выходы - с вторыми входами первого 4 и второго 5 элементов И, третьи входы которых соединены соответственно с прямыми выходами второго 7 и первого 6 триггеров, инверсные S-входы которых соединены с первым выводом нормально разомкнутого переключателя 14, второй вывод которого подключен к общей шине. Фазовый детектор 3 содержит лервый 15 и второй 16 триггеры, прямой и инверсньш выходы первого из которых соединены с первыми входами соответственно первого 17 и второго 18 элементов И-НЕ, прямой и инверсный вых,.,ы второго

триггера 16 - с вторыми соответствеР - но их входами, выходы второго элемента И-НЕ 18 соединен с первым входом третьего элемента И-НЕ-19, второй вход и выход которого соединены соответственно с выходами и первым вхо- дом четвертого элемента И-НЕ 20, второй вход которого соединен с выходом

Q первого элемента И-НЕ 17, выход - с R-входами первого 15 и второго 16 триггеров, D-входы которых соединены с шиной логической единицы, С-входы соединены соответственно с первым и

5 вторым входами фазового детектора 3,. инверсные выходы - с первым и вторым его выходами, а прямые выходы - с третьим и четвертым выходами фазового детектора 3.

0 Умножитель работает следующим образом,

В исходном состоянии в блок 2, например делитель частоты, вводится требуемый коэффициент умножения, а в

5 счетчнк 8 - значение, при котором

частота на выходе генератбра 1 близка к требуемой. Кроме этого, с помопр ю переключателя 14 или аналогичных средств установки в исходное (длиQ тельное) состояние, например с по- моЩью резистивно-емкостной цепи, необходимо триггеры 6 и 7 переключить в единичное состояние, что обеспечивает включение системы ФАПЧ. Данные условия обеспечивают уменьшение вре5 мени вхождения в синхронизм в момент пуска, но не являются обязательными. Пусть на первом входе детектора 3 появляется импульс входной частоты, тогда триггер 15 детектора 3 переключается в единичное состояние, появившийся на втором входе детектора 3 импульс с выхода блока 2 переключает триггер 15 в нулевое состояние. Импульс с прямого выхода триггера 15 поступает на первый вход элемента 12 и затем на второй вход элемента 4, обеспечивая прохождение импульсов по первому входу с выхода генератора 1 на вход сложения счетчика 8. Сигналы

0 с выхода последнего поступают на преобразователь 9, его выходное напряжение увеличивается, что приводит к возрастанию частоты следования импульсов, формируемых генератором 1.

5 Следующий импульс с выхода блока 2 появляется раньше, чем в предыдущем случае, что приводит к уменьи1ению оазности фаз сравниваемых частот.

0

5

Этот процесс ирол тгжлотся ло тех пор пока разность фаз сравниваемых частот не станет равна нулю.

Если импульс с выхода блока 2 по- является на втором входе детектора 3 раньше, чем импульс на его первом входе, то триггер 16 переключается в единичное состояние и формирует

импульс на прямом выходе, который

поступает на первый вход элемента 13 и затем на второй вход элемента 5, обеспечивая прохождение импульсов по первому входу с выхода генератора 1 на вход вычитания счетчика 8. Сигна- лы с выхода последнего поступают на преобразователь 9, его выходное напряжение уменьшается, что приводит к уменьшению частоты следования импульсов генератора 1. Указанные циклы повторяются до тех пор, пока разность фах сравниваемых частот не станет равной нулю,

Триггеры 6 и 7 осуществляют контроль за синхронной работой системы ФАПЧ. При синхронной работе, т.е. при поочередном поступлении входных импульсов с шины 11 и импульсов с выхода блока 2, оба триггера 6 и 7 находятся в единичном состоянии, обеспечивая через элементы 4 и 5 включение системы ФАЛЧ. При нарушении синхронизации, например, если на С- вход триггера 6 поступает подряд два импульса: С шины 11, т.е. где fвх частота входных импульсов; частота- импульсов, формируемых генератором; N - коэффициент умножения, под воздействием второго импульса триггер 6 переключается в нулевое состояние и обеспечивает отключение системы ФАПЧ с помощью элемента 5. При этом появление логической единицы на инверсном выходе триггера 6 через элемент 12 обеспечивает прохождение импульсов генератора 1 через элемент 4 на вход сложения счетчика 8, что приводит к возрастанию частоты генератора 1 до тех пор, пока разность фаз сравниваемы:: частот станет меньше ЗбО, когда импульсы по обоим вхо дам детектора 3 поступают поочередно Тогда триггер 6 переключается в единичное состояние, включается система

5 0

0

5

0

5

ФАПЧ, При поступлении на С-вход триггера 7 подряд двух импульсов с В1 1хода блока 2, т.е. если f « , под воздействием второго импульса триггер 7 переключается в нулевое состояние и обеспечивает отключение системы ФАПЧ с помощью элемента 4. При этом появление логической единицы на инверсном выходе триггера 7 через элемент 13 обеспечивает прохозщение импульсов генератора 1 через элемент 5 на вход вычитания счетчика 8, что приводит к уменьшению частоты генератора , до тех пор, пока разность фаз сравниваемых частот станет меньше триггер 7 переключается в единичное состояние, включается система ФАПЧ.

Формула изобретения

Умножитель частоты следования импульсов, содержащий фазовый детектор, первый вход которого соединен с входной шиной и с С-входом первого триггера, первый и второй выходы - с D-входами соответственно второго и первого триггеров, второй вход - с С-входом второго триггера и с выходом пересчетного блока, вход которого соединен с выходом генератора импульсов и с первыми входами первого и второго элементов И, выходы которых соединены с входами соответственно сложения и вычитания реверсивного счетчика импульсов выходы которого через преобразователь код-напряжение соединены с входом генератора импульсов и выходную шину, отличаю- щ и и с Я тем, что, с целью повьипе- ния быстродействия, в него введены переключатель и первый и второй элементы ИЛИ, первые входы которых соединены соответственно с третьим и четвертым выходами фазового детектора, вторые входы - с инварсньми выходами соотверственно первого и второго триггеров, выходы - с вторыми входами соответственно первого и второго элементов И, третьи входы кото- .рых соединены с прямыми выходами соответственно второго и первого триггеров, п-входы которых через переключатель соединены с общей шиной.

Изобретение может быть использовано для построения синтезаторов частот, средств связи, а также генераторного оборудования многоканальных систем передачи. Умножитель частоты следования импульсов содержит генератор 1 импульсов, пересчетный блок 2, фазовый детектор 3, элементы И 4,5, триггеры 6, 7, 15, 16, реверсивный счетчик 8 импульсов, преобразователь 9 код-напряжение, элементы ИЛИ 12, 13, переключатель 14, элементы И-НЕ 17-20. Умножитель имеет повышенное быстродействие за счет ускорения вхождения в синхронизм петли фазовой автоподстройки очастоты, 1 ил.

ВНИИПИ Заказ 3672/55

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Тираж 928 Подписное