Умножитель частоты следования импульсов Советский патент 1984 года по МПК H03K5/156 

Изобретение относится к импульсной технике и может быть использова но для построения синтезаторов частот, генераторного оборудования мно канальных систем передачи. Известно устройство, содержащее генератор импульсов, устройство пересчета и элемент И, первые входы которых подключены к входной шине, второй вход генератора импульсов соединен с выходом устройства пересчета, а выход - с первым входом элемента ИЖ и. входом формирователя импульсов, выход которого соединен со вторым входом пересчетного устро ства и со вторыми входами элементов ИЛИ и И, выходы которых через накопительный конденсатор соединены с третьим входом генератора импульсов СП. Недостаток этого устройства заключается в том, что утечка накопительного конденсатора аналогового контура автоматического регулирования приводит к нестабильности коэффициента умножения. Наиболее близким к предлагаемому по технической сущности является умножитель частоты следования импульсов, содержащий генератор импульсов, блок пересчета и элемент И, первые входы которых подключены к входной шине, второй вход генератора импульсов соединен с выходом блока пересчета, третий вход через преобразователь код - напряжение реверсивным счетчиком, шина вычитан которого подключена к выходу элемен та И, шина сложения соединена со вт рым входом элемента И и с вьрсодом .элемента ИЛИ, выход генератора импуль сов соединен с первьм входом элемен та ИЛИ и входом формирователя импул сов, выход которого подключен ко вт рым входам блока пересчефа, элемент ИЛИ и к выходной шине С2 3. . Недостатком этого устройства явл ется наличие частотных ошибок в переходном режиме и фазовых - в устан вившемся, что снижает стабильность коэффициента умножения частоты следования импульсов. Целью изобретения является повыше ние стабильности коэффициента умножения частоты следования импульсов. Поставленная цель достигается тем что в умножитель частоты следования импульсов, содержащий аоследовательн соединенные реверсивньй счетчик, преобразователь код - напряжение и генератор импульсов, блок пересчета, рход которого соединен с вькодной шиной, и первый элемент И, выход которого подключен к шине вычитания реверсивного счетчика, введены второй элемеат И и фазовый детектор, первый вход которого соединен с входной; шиной, второй вход - с выходом блока пересчета, вход которого соединен с первыми входами первого и второго элементов И и с выходом генератора импульсов, а первьй и второй выходы фазового детектора соединены со вторыми входами соответственно второго и первого элементов И, причем выход второго элемента И подключен к шине сложения реверсивного счетчика. Кроме того, фазовьй детектор содержит последовательно соединенные своим прямым выходом пе-рвьй триггер,первый элемент И-НЕ и второй элемент И-НЕ и последовательно соединенные : своим инверсным выходом второй триггер, третий элемент И-НЕ и четвертьй элемент И-НЕ, при этом D-входы обоих триггеров соединены с шиной лргичес кой 1, инверсньй выход первого триггера соединен со вторым входом третьего элемента И-НЕ, прямой выход второго триггера - со вторым входом первого элемента И-НЕ, выход второго элемента И-НЕ - с R-входами первого и второго триггеров и со вторым входом четвертого элемента И-НЕ, С-входы первого и второго триггеров являются соответственно первым и вторым входами, а прямые выходы - пер-. Bbw и вторым выходами фазового детектора . На чертеже представлена структурная электрическая схема умножителя . частоты следования гошульсов. Устройство содержит генератор 1 импульсов, блок 2 пересчета, фазовьй детектор 3, первьй и второй элементы И 4 и 5, реверсивньй счетчик 6 и преобразователь 7 код - напряжение, а фазовый детектор 3 содержит первьй и второй триггеры 8 и 9 и пердьйчетвертый элементы И-НЕ 10 - 13. Входная шина 14 соединена с первым входом фазового детектора 3, второй вход которого соединен с выходом блока 2, вход которого соединен с первыми входами элементов И 4 и 5, выходной шиной 15 и выходом генератора 1, вход которого соединен через преобразователь 7 с выходами реверсивного счетчика 6, вычитающая шина которого соединена с выходом элемента И 4, а суммирукщая - элемента И 5 вторые входы элементов 4 и 5 соедийены соответственно со вторым и первым выходами фазового детектора 3, в котором D-входы обоих триггеров соединены с шиной логической 1, прямой выход 8 является пер вым выходом фазового детектора 3 и соединен.с первым входом элемента И-НЕ 10, второй вход которого соединен со вторым выходом фазового детек тора 3 и прямым выходом триггера 9, инверсньй вход которого соединен с первым входом элемента И-НЕ 12, второй вход которого соединен с инверсным выходом триггера 8, а выход - с первым входом элемента И-НЕ 13, второй вход которого соединен с R-входами триггеров 8 и 9 и выходом элемента И-НЕ 11, первый и второй входы которого соединены с выходами элементов И-НЕ соответственно 10 и 13. Устройство работает следующим образом. В исходном состоянии в блок 2, например делитель частоты с переменHbw коэффициентом деления, вводится требуемый коэффициент умножения, а в реверсивный счетчик 6 - значение, при котором частота на выходе генера тора 1 близка к требуемой. Последнее обеспечивает уменьшение времени переходного процесса. Пусть на первом входе фазового детектора 3 появился импульс входной частоты, тогда триггер 8 переключает ся в состояние 1 появившийся на втором входе импульс с выхода блока переключает триггер 8 в состояние О. Импульс с прямого выхода триггера 8 поступает на второй вход элемента 5 и обеспечивает прохождение импульсов по первому входу с выхода 1 54 генератора 1 на шину сложения ревер сивного счетчика 6. Сигналы с выхоДа реверсивного счетчика 6 поступают на преобразователь 7, приводит к возрастанию частоты следования импульсов, формируемых генератором 1. Следующий импульс с выхода блока 2 появляется раньше, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Этот процесс продолжается до тех пор, пока разность фаз сравниваемых частот не становится равной нулю. Если импульс с вькода блока 2 появляется на втором входе фазового детектора 3 раньше, чем импульс на его первом входе, то второй триггер 9 переключается в состояние 1 и формирует импульс на прямом выходе, который поступает на второй вход элемента 4 и обеспечивает прохождение импульсов с выхода генератора 1 на шину вычитания реверсивного счетчика 6. Сигналы с выхода реверсивного счетчика 6 поступают на преобразователь 7, что приводит, в конечном счете, к уменьшению частоты следования ю пульсов генератора 1. Указанные циклы повторяются до тех пор, пока разность фаз сравниваемых частот не становится равной нулю.. Использование изобретения в устройствах для построения синтезаторов частот средств связи и генераторного оборудования многоканальных систем передачи, по сравнению с базовым объектом, , в качестве которого принят, прототип, позволяет повысить устойчивость и улучшшь качество связи путем повьш1ения стабипьности коэффициента умножения частоты следования задающих импульсов. В случае вьшолнен«я устройства пересчета и реверсивного счетчика программируемыми обеспечивается бьютрая смена генерируемых частот.

1. УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий последовательно соединенные реверсивный счетчик, преобразователь код - напряжение и генератор импульсов,блок пересчета, вход которого соединен с выходной шиной, и первьй элемент И, выход которого подключен к шине вычитания реверсивного счетчика, о т л и ч а ю щ и и с. я тем что, с целью повьппения стабильности коэффициента умножения чартоты следования импульсов, в него введены второй элемент И и фазовый детектор, первый вход которого соединён со входной шиной, второй вход - с выходом бло ка пересчета, вход которого соеди„нен первыми входами первого и второго элементов И и с выходом генератора импульсов, а первый и второй выходы фазового детектора соединены со вторыми входами соответственно второго и первого элементов И, причем выход второго элемента,Н подклкгчен к щине сложения реверсивного счетчика. 2. Умноокитель по п,1, о т л и чающийся тем, что .фазовый детектор содержит последовательно соединенные своим прямым выходом первый триггер, первый элемент И-НЕ и второй элемент И-НЕ и последовательно соединенные своим инверсным вькодом второй триггер, третий элемент И-НЕ и четвертый элемент И-НЕ, при 9 этом В-входал обоих триггеров соединены с шиной логической 1, инверсный выход первого триггера соединен со вторым входом третьего элемента И-НЕ, прямой выход второго триггера § со вторым входом пе(вого элемента И-НЕ, выход второго элемента И-НЕ с R-входами первого и второго триггеров и с вторым входом четвертоЛэ Р элемента И-НЕ, С-входы первого и второго триггеров являются соответстЭд :л венно первым и вторым входами, а прямые выходы - первым и вторьм выходами фазового детектора.