Устройство для выполнения быстрого преобразования Уолша Советский патент 1988 года по МПК G06F17/14 

ю ел

о «

Изобретение относится к автоматике и вычислительной технике и может быть использовано для цифрового спектрального и корреляционного анализа сигналов на основе дискретных ортогональных преобразований в базисе функций Уолша, для цифровой фильтрации, сжатия информации, в технике связи и т.д.

Целью изобретения является упрощение устройства.

На фиг, 1 представлена функциональная схема устройстваi на фиг, 2 временная диаграмма; на фиг. 3 - гра быстрого преобразования Уолша-Пзли для , ().

Устройство содержит регистры 1,- 1 сдвига, сумматоры-вычитатели 2,- коммутаторы 3,-3, счетчики А и 5,. элементы НЕ 6-9, элементы И 10- 15, информационный 16 и тактовый 17 входы и выход 18. Регистр 1 сдвига, сумматор-вычитатель 2; и коммутатор : 3; образуют i-й каскад преобразова- няя.

Устройство работает следующим об-« разом. .

Входная последовательность х,,х, , ,..., , представляющая отсчеты дискретного сигнала, с частотой такто- :вых импульсов Поступает на вход ре Iгистра 1 сдвига, управляемого с выхода п-го элемента НЕ 9, где задерживается на один такт (в регистре 1, сдвига хранится один отсчет). Срабатывание сумматора-вычитателя 2 управляемого сигналом 2 (фиг. 2) с первог выхода первого (младшего) разряда счетчика 5 синхронизируется в каждом четном такте. На выход коммутатора 35 который управляется сигналом 3 (фиг. 2) с выхода элемента И 10 и работает с частотой в два раза больше, ч ем тактовая частота регистра 1 сдвига, в течение каждого такта, начиная с второго, выводится сначала сумма, а затем разность ,,

« . 2 1- « j -j 2 - Т.Д.

В (к 2-п) каскаде 8 соответствии с графом преобразования (фиг. 3) -последовательность промежуточных данных задерживается в регистре 1 на . тактов. Регистр К-го каска- да работает с тактовой частотой в 2 раза больше, чем тактовая частота регистра 11 сдвига первого каскада. Сдвигаюнщй вход регистра 1ц сдвига

0

5

п

Q ,.

5

5

К-го каскада управляется сигналом с выхода (2К-1)-го элемента И. Сраба- тьгоание сумматора-вычитателя 2к К-го каскада синхронизируется сигналом с второго выхода (К-1)-го элемента И, Коммутатор 3 К-го каскада, управляемый с вькода (2К-1)-го элемента И, работает с частотой в два раза больше, чем тактовая частота регистра 1ц сдвига в К-ом каскаде, и на интервале каждого такта сначала выводит сумму, а затем разность, сформированные в К-ом каскаде.

„ .w

,- о 7 7.4-2 i

ч..

2 -|-г 2 -

Таким образом, каждый последующий каскад преобразования работает с тактовой частотой в два.раза больше, чем тактовая частота предьдущего каскада. Поэтому на выходе коммутатора 3 последнего п-го каскада, преобразования с частотой в 2 раз большей частоты следования отсчетов входного сигнала формируются коэффициенты преобразования Уолша с упорядочением по Пэли. При этом первый коэффициент Х преобразования получается на 2 -ом такте по приходу последнего 2 -го отсчета сигнала, а последний 2 -и коэффициент Xjn, до прихода ()-го отсчета. Генератор импульсов формирует импульсы с частотой 2.f, где f - тактовая .частота отсчетов входного сигнала.

Предлагаемое устройство на интервале дискретизации вьгчисляет все коэффициенты преобразования от 2 отсчетов входного сигнала, что обеспечивает его работу в реальном масштабе времени.

Формула изобретения

Устройство для выполнения быстрого преобразования Уолша, содержащее первый счетчик, вход которого соединен с тактовым входом устройства, п регистров сдвига (2 - число коэффициентов преобразования), п сумматоров- вычитателей, п коммутаторов, причем информационный вход первого регистра сдвига и суммирующий вход первого сумматора-вычитателя соединены с информационным входом устройства, выходы суммы и разности i-ro () сумматора-вычитателя подключены к информационным входам 1-го коммутатора, выход j-ro (j 1-n-1) коммутатора подключен к информационному входу (j+1)-ro ре- гистра сдвига и к суммирующему входу (j + D-ro сумматора ььгчитателя, выход -го разряда п-го регистра сдвига подключен к вычитающему входу п-го сумматора-вычитателя, выход п-го ком- мутатора является выходом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит второй счетчик, п элементов НЕ, 2п-1 элементов II, причем вход вто рого счетчика соединен с выходом п- го разряда первого счетчика (нумерация со стороны младшего раэряда), выход i-ro разряда первого счетчика соединен с входом i-ro элемента НЕ, вы- ход n-j-ro элемента НЕ и выходы разсю -15 20

425 ;074.

рядов с первого по j-й второго счетчика подключены к входам (2j-1)-ro элемента И, выход которого подключен к первому входу 2j-ro элемента И, к управляющему входу j-ro коммутатора и к сдвигающему входу (j+1)-ro регистра сдвига, второй вход 2j-ro элемента И соединен с выходом (j + D-ro разряда второго счетчика, выход 2j-ro элемен та И подключен к синхронизирующему входу j+1)-ro сумматора-вычитателя, тактовый вход устройства и выходы разрядов с первого по п-й второго счетчика подключены к входам (2п-1)-го элемента И, выход которого соединен с управляющим входом п-го коммутатора, выход -го разряда j-ro регистра сдвига подключен к вычитающему входу j-ro сумматора-вычитателя.

4J

А

Jt0

11

70:

ПТУ

лп. ллпл

гиъ лллл

пшш

Фuг.Z

CAOfKSHt/e - Фиг.З

Ш)

Х{7) Зы итонуе