Устройство для выполнения быстрого преобразования Уолша Советский патент 1991 года по МПК G06F17/14 

7

Ё

Изобретение относится к вычислительной технике и может быть использовано для обработки цифровых сигналов в реальном масштабе времени и на скользящем интервале на основе дискретных ортогональных преобразований, для спектрального и корреляционного анализа сигналов и случайных процессов, цифровой фильтрации, сжатия информации, в технике связи и т.д. Цель изобретения - расширение области применения за счет выполнения преобразований Уолша-Пэли и Уолша-Качмажа на скользящем интервале. Устройство содержит счетчик 1, регистры 2i - 2П сдвига (2П - размер преобразования), сумматоры-вычи- татели 3i - Зп, коммутаторы 4i - 4П, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5i-5n-i. переключатели 6i -6п-1. 3 ил.

О Ю

СА) СК

ю

Фага

Изобретение относится к вычислительной технике и может быть использовано для обработки цифровых сигналов в реальном масштабе времени и на скользящем интервале на основе дискретных ортогональных преобразований, для спектрального и корреляционного анализа сигналов и случайных процессов, цифровой фильтрации, сжатия информации, в технике связи и т.д.

Цель изобретения - расширение области применения устройства за счет выполнения преобразований Уолша-Пэли и Уолша -Качмажа на скользящем интервале. На фиг.1 и 2 представлены графы быстрых преобразований соответственно Уолша-Пэли и Уолша-Качмажа на скользящем интервале для N ()4; на фиг.З - функциональная схема устройства.

Устройство содержит счетчик 1, регистры 2i - 2П сдвига (2П - размер преобразования), сумматоры-вычитатели 3i-3n, коммутаторы 4i - 4П, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5i - 5п-1, переключатели 6i - 6п-1, информационный 7 и тактовый 8 входы, блок 9 задания режима и информационный выход 10.

Перед началом работы задается режим работы устройства с помощью подачи на вход 9 управления режимом работы устройства сигнала логического О или логической 1. При подаче на вход 9 сигнала логического О устройство будет работать в режиме выполнения преобразования Уолша-Пэли, а при подаче сигнала логической 2 - в режиме преобразования Уолша-Качмажа.

Рассмотрим работу устройства в режиме преобразования Уолша-Пэли, При этом на управляющем входе 9 присутствует сигнал логического О. Входная последовательность х(1), х(2)х(2п), представляющая

текущие отсчеты дискретного сигнала, с частотой тактовых импульсов поступает на второй вход сумматора-вычитателя 3i и на вход 7 регистра 2ч сдвига первого каскада, где задерживается на один такт (в разряде регистра сдвига хранится значение одного отсчета сигнала). Сумматор-вычитатель 3i срабатывает в каждом такте. При этом на выход коммутатора 4, который управляется с выхода старшего (n-t)-ro разряда счетчика 1 и работает с частотой в два раза больше, чем тактовая частота регистра 2i сдвига, в течение каждого такта выводятся результаты (сумма и разность), сформированные на выходах сумматора-вычитателя 3i в первой каскаде х(1) + х(2), х(1)-х(2), х(2) + х(3), х(2)-х(3),.„

х (2п-1) + х (2n), x(2n-1)-x(2n) и т.д., начиная с второго такта (в первом такте формируются сумма и разность первых двух отсчетов х(0) и х(1) из предыдущей последовательности {хО - х(2п-1)}.

Во втором каскаде преобразованные результаты (сумма и разность) с выхода ком- мутатора 4i первого каскада поступает на второй вход сумматора-вычитателя 32 и на вход регистра 2а сдвига второго каскада с частотой в два раза больше частоты поступления отсчетов входного сигнала, где задер- 0 живаются на четыре такта.

Результаты (сумма и разность), полученные на выходах сумматора-вычитателя 32 во втором каскаде

Х2 0) + Х2 (J+ 4), Х2 0) - Х2 0+ 4), j 1-2

5 с частотой в два раза больше, чем в первом каскаде, в течение каждого такта работы регистра 22 сдвига, начиная с пятого такта, выводятся на выход коммутатора 42, управляемого сигналом с выхода переключателя

0 6i. В течение первых четырех тактов работы регистра 22 сдвига второго каскада формируются и выводятся сумма и разность первых четырех отсчетов из предыдущих двух последовательностей. В 1-м () каскаде

5 преобразования последовательность промежуточных данных, получаемых с выхода коммутатора 4и предыдущего (Н)-го каскада, поступает на вход сумматора-вычитателя 3i и на вход регистра 2| сдвига с частотой

0 в 21 раз больше частоты следования отсчетов входного сигнала. В регистре 2| сдвига данные задерживаются на 4м такта. На выход коммутатора 4|, управляемого сигналом с выхода переключателя 6i с частотой в два

5 раза больше тактовой частоты регистра 2| сдвига, в течение каждого такта выводятся результаты (сумма и разность), сформированные в соответствии с графом преобразо- вания (фиг.1) на выходах суммато0 ра-вычитателя в l-м каскаде

Xj 0) + xi (), xi 0) - xj Q+4M), , , начиная с (41 )+1)-го такта.

В течение первых 4 тактов формируются и выводятся на выход коммутатора 4i

5 сумма и разность 2 групп из первых 21 от счетов из предыдущей входной последовательности,

Таким образом, каждый каскад преобразования работает с тактовой частотой в

0 два раза больше, чем предыдущий каскад. Поэтому текущие значения 2П коэффициентов преобразования Уолша-Пэли от последовательности {х(1)-х(2п)} получаются на выходах сумматора-вычитателя Зп n-го кас5 када преобразования по приходу 2п-го отсчета входного сигнала и выводятся на выход коммутатора 4П с частотой в 2П раз больше частоты следования отсчетов входного сигнала. По приходу следующего ()-го текущего отсчета входного сигнала

на выход коммутатора 4П выводятся новые текущие значения следующих 2П коэффициента преобразования от следующей последовательности {х (2) - х (2п+1)}, и т.д.

Работа устройства в режиме преобразо- вания Уолша-Качмажа. Первый каскад преобразования в этом режиме работает без изменения как в режиме преобразования Уолша-Пэли, Остальные каскады работают аналогично за исключением изменения ра- боты коммутаторов 42 - 4П.

Рассмотрим работу коммутаторов в i-м каскаде. На выход коммутатора 4j в течение каждого нечетного такта выводятся резуль- таты (сумма и разность), а в течение каждого четного такта - разность и сумма, сформированные в соответствии с графом преобразования (фиг.2). На выходах сумма- тора-вычитателя 3i в i-м каскаде:

xi 0) + xi 0 + 4М). Х| 0) - х И + 4м), ,3,5,...

xi (I) - xi G+4M), xi 0) + xi (j+4n), ,4,6

начиная с (4 + 1)-го. В течение первых 4 тактов формируются и выводятся на выход коммутатора 4| сумма и разность, затем раз- ность и сумма 21 групп из первых 21 отсчетов из предыдущей входной последовательности.

Частота импульсов, поступающих на тактовый вход 8 устройства, равна 2n 1 f, где f - частота следования отсчетов входного сигнала.

Формула изобретения

Устройство для выполнения быстрого преобразования Уолша, содержащее п (2П - размер преобразования) регистров сдвига, n-сумматоров-вычитателей, п коммутаторов и счетчик, причем выход 1-го (,п) регистра сдвига подключен к первому входу 1-го сум- матора-вычитателя, выходы суммы и разно- сти которого подключены соответственно к первому и второму информационным вхо- дам 1-го коммутатора, выход J-ro (, п-1)

коммутатора подключен к информационному входу (j+1)-ro регистра сдвига и второму входу (j+1)-го сумматора-вычитателя, второй вход первого сумматора-вычитателя соединен с информационным входом первого регистра сдвига и является информационным входом устройства, информационным выходом которого является выход n-го коммутатора, счетный вход счетчика является тактовым входом устройства, отличающееся тем, что, с целью расширения области применения за счет выполнения преобразований Уолша-Пэли и Уолша-Качмажа на скользящем интервале, в него введены (п-1)-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и (п-1)й переключатель, причем выход(п-1)-го и (n-k-1)- го разрядов счетчика (k-1, n-2) подключены соответственно к первому и второму входам к-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы (п-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходу первого разряда счетчика и тактовому входу устройства, выход j-roG lTrTl)элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому информационному входу J-ro переключателя, второй ин- формационный эход к-го (, г7-2) переключателя подключен к выходу (n-k-1)- го разряда счетчика, а второй информационный вход (п-1)-го переключателя подключен к тактовому входу устройства, выход j-ro , п-1) переключателя подключен к управляющему входу (j+1)ro коммутатора, тактовый вход j-ro регистра сдвига подключен к выходу (п-1)-го разряда счетчика, тактовый вход n-го регистра сдвига подключен к тактовому входу устройства, управляющий вход первого коммутатора подключен к выходу (п-1)-го разряда счетчика, управляют щие входы всех переключателей подключены к входу управления режимом работы устройства.

Фие.1

X,fi}§

xfa I