Преобразователь вида уплотнения каналов Советский патент 1988 года по МПК H04J3/16 

4

IND

01

00 Од

1- 14

Изобретение относится к области электросвязи и предназначено для использования в устройствах сопряжения систем с временным и частотным уплотнением каналов.

Целью изобретения является повышение пропускной способности цифрового Тракта,

На фиг.1 представлена структурная : лектрическая схема преобразователя вида уплотнения каналов; на фиг.2 Структурная электрическая схема блока Коммутации.

Преобразбватель вида уплотнения Ifaнaлoв содержит полосовой фильтр 1, Аналого-цифровой преобразователь 2, ёлок 3 дискретного преобразования Фурье, блок 4 коммутации, блок 5 сокращения избыточности, блок 6 вре- менного уплотнения, формирователь 7 линейного кода и генератор 8 синхросигналов. Блок 4 коммутации содержит первый и второй блоки 9 и 10 сопряжения , блок 11 памяти и формирова- тель 12 сигналов адреса и управления.

Преобразователь вида уплотнения каналов работает следующим образом.

На вход полосового фильтра 1 по

специальную область блока 11, не используемую в дальнейшем при формировании выходного сигнала. Отсчеты, несущие информацию о каналах тональной частоты, переорганизовываются в соответствии с алгоритмом коммутации

х D(K), где К L(m P S)N+tn; (m+p+S)NH-m+p3;

N - индекс цикла коммутации, значения которого заключаются в пределах 0-59;

i - номер отсчета спектра D(K), несущего информацию об N-M канале тональной частоты, значения которого находятся в пределах 1-р, (т+р+ +S)- цикл коммутации канала.

Таким образом, в результате коммутации вьщеляются отсчеты р-облас- ти.

, на которых формируются последовательности х , Прием и вьщача информации в блоке 4 коммутации осуществляются сигналами с вьпсодов генератора 8, которые преобразуются в сигналы адреса и управления в формирователе 12, С вьпсода второго блока 10

Изобретение относится к электросвязи. Цель изобретения - повышение пропускной способности цифрового тракта. Преобразователь содержит полосовой фильтр 1, аналого-цифровой преобразователь 2, блок дискретного преобразования Фурье (БДПФ) 3, блок коммутации (БК) 4, блок сокращения избыточности (БСИ) 5, блок временного уплотнения 6, формирователь 7 линейного кода и г-р Я синхросигналов. Отфильтрованный сигнал из входного аналогового сигнала с частотным разделением каналов затем дискретизируется и преобразуется в шестиразрядный цифровой код, БДПФ 3 осуществляет по заданному алгоритму вычисление дискретного спектра из этого цифрового сигнала. Значения этого спектра поступают в БК 4, а затем в БСИ 5, где происходит сокращение избыточности спектра и преобразование входных шестиразрядных линейных слоев в четырехразрядные слова по заданному алгоритму. Затем в блоке временного уплотнения 6 происходит сдвиг выходных слов на один разряд в сторону уменьшения и получается сигнал в последовательном коде. Этот сигнал формирователь 7 преобразует в квазитроичный код для передачи в линейный тракт. Цель достигается введением БДПФ 3, БК 4 и БСИ 5. 1 з.п. ф-лы., 2 ил. с (Л

ступает аналоговый сигнал g(t) с час- 30 сигналы поступают в блок 5, в котором

тотным разделением каналов в полосе частот 312-552 кГц. Полосовой фильтр осуществляет подавление на 72 дБ составляющих снгнсша вне полосы частот- 312-552 кГц. С выхода полосового фильтра 1 отфильтрованный сигнал q,(t) поступает в аналого-цифровой преобразователь 2, где сигнал q(t) дискретизируется и преобразуется в шестиразрядньм цифровой код d(nT) со спектром D(e). Преобразование осуществляется по тактовым импульсам, поступающим с первого выхода генератора 8 с частотой следования 576 кГц на второй вход аналого-цифрового пре- образователя 2. Цифровой сигнал d(nT) поступает в блок 3, в котором происходит вычисление дискретного спектра D(K) цифрового сигнала d(nT) по алгоритму блока. 3. Прием и вьщача информации в блоке 3 осуществляются по сигналам с соответствующих выходов генератора 8.Вычисленные значения дискретного спектра D(K) поступают в блок 4, в котором происходит, сокращение избыточности спектра D(K) за счет записи отсчетов этого спектра, не несущих информацию о каналах тональной частоты через первый блок в

происходит преобразование входных шестиразрядных линейных слоев ИКМ в четырехразрядные слова по алгоритму адаптивной дифференциальной ИКМ

(лдакм)

50

Н-1

+ tfCq; ).

X г входной сигнал HKMj

х,, - сигнал прогноза

е; - сигнал-остаток (ошибка предсказания) ,

е;ц нормализованный сигнал- остаток;

q; выходной сигнал АДИКМ;

У: восстановленный сигнал ИКМ;

А; - параметр адаптации, qj) табличная функция преобразования;

N - номер канала;

i - текущий цикл обработки канала;

3 - целая часть числа; - дробная часть числа.

Г

Прием и вьщача.информации в блоке 5 осуществляются сигналами с соответствующих выходов генератора 8.По сигналу с второго вьосода генератора 8 четырехразрядные параллельные выходные слова АДИЩ записываются в блок 6, в котором по сигналу с третьего выхода генератора 8 происхо- дит сдвиг-выходных слов q. на один разряд в сторону уменьшения, В результате этого на выходе блока 6 получается сигнал q в последователь- ном коде, поступающий под воздействием сигнала с третьего выхода генератора 8 в формирователь 7, в котором преобразуется в квазитроичный код для передачи в линейный тракт,

Формула изобретения

дам блока временного уплотнения,последний из которых объединен с синхро- входом формирователя линейного хода,

0

5 0 5

0

5

0

целью повышения пропускной способности цифрового тракта, введены последовательно соединенные блок дискретного преобразования Фурье, блок коммутации и блок сокращения избыточности, выход которого подключен к входу блока временного .уплотнения, причем выход аналого-цифрового преобразователя соединен с входом блока дискретного преобразования Фурье, первый и второй синхровходы которого соединены с первым и четвертым выходами генератора синхросигналов, четвертый и пятый выходы которого подключены соответственно к первому и второму синхровходам блока коммутации, а первьй и второй синхровходы блока сокращения избыточности соединены соответственно с пятым и вторым выходами генератора синхросигналов,

2, Преобразователь по п,1, о т - личающийся тем, что блок коммутации содержит последовательно соединенные первый блок сопряжения, блок памяти и второй блок сопряжения, а также формирователь сигналов адреса и управления, первый и второй входы которого являются соответственно первым и вторым синхровходами блока коммутации, входом которого является вход первого блока сопряжения, управляющий вход которого соединен с выходом формирователя сигналов адреса и управления, второй, третий и четвертый выходы которого подключены соответственно к первому и второму управляющим входам блока памяти и .управляющему входу второго блока сопряжения, выход которого является выходом блока коммутации.

;;

i i

k

Фиг2

ю