Цифровой многофазный генератор Советский патент 1988 года по МПК H03B19/00 

Изобретение относится к радиотехнике и связи и может быть использовано в качестве образцового источни- ка периодических сигналов любой фор- мы с синхронным изменением амплиту- л|ы и фазы по заданному закону, Г Цель изобретения - обеспечение синхронного управления амплитудой, фазой и.формой выходных сигналов по зад.анному закону.

На чертеже представлена структурная электрическая схема цифрового Многофазного генератора. j 1Дифровой многофазный генератор Содержит опорный генератор 1, первый 2 и второй 3 счетчики, низкочастот- Ный генератор 4, задатчик 5 фазовых сдвигов, задатчик 6 амплитуд, задатчик 7 фазовЬпс модуляций, задатчик 8 ;амплитудньсх модуляций, переключа- |тель 9 режимов, первый, второй;,.,,, iN-й блоки 10/), 10,..., 0« оператив- кого запоминания, задатчик 11 формы ;сигналов, пер.вый, второй, . . . ,Н-й |сумматоры 1 2(, , 1 2g , .., , 12, первый, второй, .,., N-й дополнительные сумматоры 1 3 , 13j , 4, . ., первый, второй, ...5 Н-й, элементы 14, 14jj ,.., 14fj сравнения кодов, первый, второй,..., 2Н-Й цифроаналоговые преобразователи (иЛП) 15 , 15 5 . .., 5 5f и задатчик 16 масштаба.

Цифровой многофазный генератор работает следующим образом о

Периодическая последовательность импульсов поступает с выхода опорного генератора 1 на вход первого счетчика 2. Изменяющийся двоичный код поступает на вторые входы дополнитель- ных сумматоров 13( , 13j,..., 13; , на первые входы которых с соответствую- щих информационных выходов задатчика 5 фазовых сдвигов подаются постоянные двоичные коды, обеспечивающие относи- тельнь5й фазовьй сдвиг между выходными сигналами. В задатчике 11 формы сигналов записаны коды мгновенных значений одного периода нескольких видов сигналов. Эти коды мгновенных значе- НИИ требуемой формы сигнала перепи- сьюаются в блоки 10ц, 1 Oj ,. . ., 1 0;м оперативного запоминания по соответствующим адресам, коды которых с дополнительного выхода задатчика 11 формы сигналов поступают на первые входы элементов сравнения 14,, 14г5...,14«, При совпадении кода адреса на адресном входе блоков lO/i,Юг,..., 0и с

кодом адреса на дополнительном выход задатчика формы 1I сигналов на выходе злементов 14ц, 14,..., 14ц сравнения формируется импульс записи. Формирование выходных сигналов осуществляется путем циклического считывания записанной в блоках 0i , lOg,..., 1OM информации и последующего преобразования ее в аналоговую форму на ЦАП 15, 15j,..., ISgj., . Амплитуда выходных сигналов зависит от напряжения на выходах ЦАП ISj, 15,...., 15ги , на информационные входы которых поступают двоичные ды с выходов сумматоров 12), 12,... i 2 ,а на опорные входы подается напряжние с выхода задатчика масштаба 16.На информационных выходах задатчика 6 амплитуд устанавливаются постоянные двоичные коды. Включение задатчика 7 фазовых модуляций и задатчика 8 ам плитудных модуляций осуществляется с помощью переключателя 9 режимов. Периодическая последовательность импульсов с выхода низкочастотного генератора 4 поступает на вход второго счетчика 3. Изменяющийся двоичный код поступает с выхода второго счетчика 3 на первьй вход задатчика 7 фазовых модуляций и на первый вход задатчика 8 амплитудных модуляций , на информационных выходах которых осуществляется изменение двоичных кодов по заданному заксГну, что приводит к синхронной модуляции вькодных сигналов по фазе и/или амплитуде.

Формула изобретения

Цифровой мпогофазйый генератор, содержащий опор1шй генератор, первый счетчик, задатчик фазовых сдвигов, задатчик амплитуд, первый блок оперативного запоминания, первый сумматор, первый, второй,...,2Н-й дифроаналоговые преобразователи, причем опорные входы первого, третьего,..., (2N-l)-rD цифроаналоговых преобразователей соединены с выходами соответственно второго, четвертого,..., 2N-ro цифроаналоговых преобразователей, опорные входы которых объединены, отличающий- ся тем, что, с целью обеспечения синхронного управления амплитудой, фазой и формой выходным сигналов по заданному закону, в него введены низкочастотный генератор, второй счет3142755

чик, задатчик формы сигналов, задат-.

чик фазовых модуляций,задатчнк ампли тудных модуляций, переключатель режимов, второй, третий,,.., N-й сум- маторы, первый, второй,.., дополнительные сумматоры, первый, второй, ..., N-й элементы сравнения кодов, второй, третий,..., N-й блоки one- ративного запоминания и задатчик мае штаба, выход которого соединен с объединенными опорными входами второго, четвертого,..., цифро- аналоговых преобразователей, инфор- мационш11е входы второго, четверто-. го,,..., 2N-ro цифроаналоговых преобразователей соединены с выходами соответственно первого, второго,..., Ы-го сумматоров, первые входы которых соединены с соответствующ1Ши ин- формационными выходами задатчика амплитуд, информационншле входы первого, третьего,.-.., (2N-)-ro цифроаналоговых преобразователей соединены с выходами соответственно первого, второго,,..., N-ro блоков оперативного запоминания, информационные входы которых соединены .с соответствующими информационными выходами задатчика формы сигналов, входы записи первого, второго,..., N-ro блоков оперативного запоминания соединены с выходами соответственно первого,второго,...,N-ro элементов сравнения кодов, первые вхо- ..ды которых объединены и соединены с дополнительным выходом задатчика формы сигналов, адресные входы перBorOj второго,..., N-ro блоков оперативного запоминания объединены с вторыми входами соответственно первого , второго,..., N-ro элементов сравнения кодов и соединены с выходами соответственно первого, второго,..., N-ro дополнительных сумматоров, первые входы которых соединены с соответствующими информационными выходами задатчика фазовых сдвигов, вторые входы первого, второго,..., дополнительных сумматоров объединены и соединены с выходом первого с четчика, вход которого соединен с выходом опорного генератора, первый вход задатчика фазовых модуляций объединен с первым входом задзтчика амплитудных модуляций и соединен с выходом второго счетчика, вход которого соединен с выходом низкочастотного генератора, вторые входы первог второго,..., N-ro сумматоров соеди- с соответствукнцими информационными выходами задатчика амплитудных модуляций, второй вход которого соединен с первым выходом переключателя режимов, третьи входы первого, второго,..., N-ro дополнительных сумматоров соединены с соответствующими информащ онными выходами задатчика фазовых модуляций, второй вход которого соединен с вторым выходом переключателя режимов, выходы первого, третьего,,.., (2N-l)-ro цифро- аналоговых преобразователей являются выходами цифрового многофазного генератора.

Изобретение относится к радио- Гтехнике и связи. Цель изобрете- ния - обеспечение синхронного управления амплитудой фазой и формой выходных сигналов по заданному закону. Генератор содержит опорный генератор 1, счетчики 2 и 3, низкочастотный генератор 4, задатчик 5 фазовых сдвигов, задатчик 6 амплитуд, задатчик 7 фазовых модуляций, задатчик 8 амплитудных модуляций. переключатель 9. режимов, блоки оперативного запо -тнания (БОЗ) 10, зада формы сигналов, сумматоры 12 и 13, эл-ты сравнения 14 кодов , ДАЛ 15 и задатчик 16 масштаба. Формирование выходных сигналов осуществляется путем щжлического считывания записанной в БОЗ О информации и последзпощего ее преобразования в аналогов то форму в- ЦАП 15. Амплитуда выходных сигналов зависит от напряжений на выходах сумматоров 12, ЦАП 15 и задатчика 16 и от двоичного кода задатчика 6. Периодическая последовательность импульсов с выхода генератора 4 поступает на счетчик 3, изменяя его двоичный, код, а затем на входы переключаемых задат- чиков 7 и 8. На их информационнных выходах осуществляется изменение двоичных кодов по заданному закону, что приводит к синхронной модуляции выходньрс сигналов по фазе и/или амплитуде. 1 кл. i СЛ SiMofff 4 Ч СП сл Выходг utmiSii