Устройство временной задержки Советский патент 1988 года по МПК H03K5/153 

00

СП

СО

Изобретение относится к радиотехнике и может быть использовано при построении формирователей импульсов сложной формы, коррелометров, анали- заторов спектра и устройств автоматического регулирования.

Цель изобретения - повышение поме хоустойчивости за счет введения в устройство двух инверторов, D-тригге- pa, элемента ИЛИ и новых связей.

На чертеже представлена функциональная схема устройства временной задержки.

Устройство содержит генератор 1 тактовых .импульсов, элементы И 2 - 4, инвертор 5, D-триггер 6, триггер 7,, элемент ИЛИ 8, триггер 9, дешифраторы 10 и П, реверсивный счетчик 12, элемент И 13, реверсивный счетчик 14, инвертор 15, шину 16 управления, входную шину I7, выходную шину 18.

Выход генератора 1 тактовых импульсов соединен с первыми входами элементов И 2 - 4 и с входом инверто- ра 5, второй и третий входа элемента И 2 соединены соответственно с инверсным выходом D-триггера 6 и прямым выходом триггера 7, второй и третий входы элемента И 3 соединены со- ответственно с прямым выходом В-триг гера бис инверсным выходом триггера 7, второй и третий входы элемента И 4 соединены соответственно с входом сброса триггера 7 и с выходом элемента ИЛИ 8, первый вход которого соединен с прямым выходом триггера 6, а второй вход - с входом сброса D-триг гера бис выходом триггера 9, установочный вход которого соединен с выходом дешифратора 10, а вход сброса - с выходом дешифратора 11, входы которого соединены с выходами реверсивного счетчика 12, суммирующий вход.которого соединен с выхо- дом элемента И 4, а вычитающий вход - с выходом элемента И 13, первый вход которого соединен с выходом инвертора 5, а второй вход соединен с выходом триггера 9, входы дешифратора 10 соединены с выходами реверсивного счетчика 14, суммирующий вход которого соединен с выходом элемента И 2, а вычитакяций вход - с выходом элемента И 3, вход синхронизации D-тригге- ра 6 соединен с выходом инвертора 15 вход которого соединен с установочным входом триггера 7 и шиной 16 управления устрой ства, D-вход триггера

6 соединен с прямым выходом триггера. 7, вход сброса которого является входной шиной 17 устройства. Выход триггера 9 подключен к выходной шике 18 устройства.

Устройство временной задержки функционирует следующим образом.

В исходном состоянии на шине 16 управления присутствует уровень О, а на входе синхронизации триггера

6- уровень 1, причем триггеры 6,

7и 9 установлены в нулевое состояние. Появившийся на шине 16 управления передний фронт управляющего импульса переводит триггер 7 в единичное состояние и соответственно устанавливает уровень на D-входе триггера 6. Однако, поскольку на входе синхронизации триггера 6 в этот момент формировался отрицательный перепад напряжений, информация .1, поданная на его D-вход, не появится на его выходе, следовательно, триггер 6 останется в исходном нулевом состоянии. В результате на двух входах элемента И 2 устанавливаются уровни, разрешающие прохождение на суммирующий вход реверсивного счетчика 14 тактовых импульсов. В момент времени, когда действие управляющего импульса прекращается и на шине 16 управления возникает отрицательный перепад, на входе синхронизации триггера 6 формируется положительньш перепад и высокий уровень с D-входа переписывается на его прямой выход. Соответственно на инверсном выходе D- триггера 6 появляется низкий уровень запрещающий прохождение тактовых импульсов на суммирующий вход реверсивного счетчика 14, который к этому времени с известной дискретностью зафиксирует величину длительности управляющего импульса. На этом программирование требуемого времени задержки заверщено и устройство готово к приему задерживаемого импульса. При этом любая помеха, появившаяся на управляющем входе после прекращения действия управляющего импульса, не влияет на изменение 3anporpaMMiipOBaH нрго времени задержки, поскольку триггеры 6 и 7 у5ке оба переведены в единичное состояние. С появлением переднего фронта задерживаекого импульса на входной шине 17 устройства триггер 7 переводится в нулевое сосг тояние и на двух входах элемента ИЗ

устанавливаются высокие , разрешающие прохождение тактовых импульсов на вычитающий .вход ре.версивного счетчика 14 - начинается отработка заданного времени задержки. Одновременно устанавливается высокий уровень на том из выходов элемента И 4, который соединен с входной шиной 17

чиков 12 и 14, так и на выходах триггеров 6, 7 и 9, т.е. на поступление указанного импульса устройство не реагирует.

Таким образом, обеспечивается повышение .помехоустойчивости устройства, так как исключается влияние на его работу импульсных помех, посту

Изобретение может быть использовано при построении формирователей импульсов сложной формы, анализаторов спектра- и устройств автоматического регулирования. Цель изобретения повьшение помехоустойчивости. Для этого введены инверторы 5,15, D-триг- гер 6i элементы ИЛИ 8. Устройство содержит также генератор 1 тактовых импульсов, элементы И 2,3,4, триггеры 7,9, депшфраторы 10, 11, реверсивный счетчик 12, элемент И 13, реверсивный счетчик 14, выходную шину 18. Введение указанных элементов и.их связей прзволяет исключить влияние на работу устройства импульсных помех, поступающих на входную шину 17 на интервале времени между задним фронтом выходного импульса и передним фронтом импульса на шине 16 управления. Кроме того, исключается также влияние помех на шине 16 управ-g ления, поступающих иа интервале между задним фронтом импульса управления и пере;ц1им фронтом информационного импульса на входной шине. 1 ил. (Л

устройства, и в течение времени, ран- IQ пающих на входную шину на интервале ного длительности задерживаемого им- времени между задним фронтом выходно- пульса, на суммирующий вход реверсивного счетчика 2 поступают тактовые импульсы, формируя в течение указанного времени в виде кодовой комбинаго импульса и передним фронтом импульса- на шине управления, а также помех на шине управления, поступаю- 15 щях на интервале между задним фронции д штельность задерживаемого импульса. В момент времени, когда ре- версивньй счетчик 14, работающий в режиме вычитания, обнулится и, следовательно, отсчитает время задержки от переднего фронта задерживаемого импульса до переднего фронта задержанного импульса, на выходе дешифратора 10 появляется перепад напряжений, приво/1ящий к переводу в единичное состояние триггера 10, с выхода которого высокий уровень передается на вход элемента И 13.

Переход триггера 9 в единичное

том импульса управления и фронтом информационного импульса на входной шине.

2Q Формула изобретения

Устройство временной задержки, содержащее генератор тактовых импульсов , первый и второй триггеры, пер- 25 вый и второй реверсивные счетчики, первый и второй дешифраторы, входную шнну выходную пшну, шину управления, первый, второй, третий и чет- вертьй элементы И, первые входы пер- состояние приводит к сбросу D-тригге- зо вого и третьего из кот орьпс соединены

ра 6, уровень О с прямого выхода которого запрещает прохозкдение тактовых импульсов через элемент И 3. Тактовые импульсы через инвертор 5 начинают поступать на вычитакхций вход реверсивного счетчика 12, отсчитывая длительность задержанного импульса. С обнулением реверсивного счетчика 12 на выходе дешифратора П образуется перепад напряжения, приводящий к возвращению триггера 9 в исходное состояние и к формированию заднего фронта задержанного импульса. После окончания формирования длительности

35

с выходом генератора тактовых импульсов, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого реверсивного счетчика, выходы которого соединены с входами первого дешифратора, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом второго Q дешифратора, входы которого соединены с выходами второго реверсивного счетчика, первый вход которого соединен с выходом третьего элемента И, в второй вход - с выходом четвертого

задержанного импульса на выходе эле- 5 элемента И, первый вход которого сое- мента kJIH 8 устанавливается уровень

50

О, который блокирует прохождение возможных импульсов помех через элемент И 4.

На этом цикл работы устройства завершается, -и последующий цикл происходит в том же порядке. В отличие от устройства-прототипа случайное действие на информационном устройстве импульса помехи после отработки времени gg задержки к длительности задержанного импульса не оказывает никакого влияния на распределение логических уровней как на выходах реверсивных счетдинен с выходом первого, триггера и выходной шиной, второй вход третьего элемента И соединен с входной шиной и первым входом второго триггера, первый выход которого соединен с первым входом второго элемента И, о т - л. ичающееся тем, что, с целью повышения помехоустойчивости, в него введены первый и второй инверторы, D-триггер и элемент ИЛИ, выход которого соединен с третьим входом третьего элемента И, первый вход - с вторым выходом D-триггера и вторым входом второго элемента И, а второй

IQ пающих на входную шину на интервале времени между задним фронтом выходно

го импульса и передним фронтом импульса- на шине управления, а также помех на шине управления, поступаю- 15 щях на интервале между задним фронтом импульса управления и фронтом информационного импульса на входной шине.

2Q Формула изобретения

5

с выходом генератора тактовых импульсов, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого реверсивного счетчика, выходы которого соединены с входами первого дешифратора, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом второго Q дешифратора, входы которого соединены с выходами второго реверсивного счетчика, первый вход которого соединен с выходом третьего элемента И, в второй вход - с выходом четвертого

5 элемента И, первый вход которого сое-

50

gg

динен с выходом первого, триггера и выходной шиной, второй вход третьего элемента И соединен с входной шиной и первым входом второго триггера, первый выход которого соединен с первым входом второго элемента И, о т - л. ичающееся тем, что, с целью повышения помехоустойчивости, в него введены первый и второй инверторы, D-триггер и элемент ИЛИ, выход которого соединен с третьим входом третьего элемента И, первый вход - с вторым выходом D-триггера и вторым входом второго элемента И, а второй

1431053

вход - с выходом первого триггера ивого инвертора, вход которого соедивходом сброса D-триггера, первый вы-нен с шиной управления и вторым вхоход которого соединен с вторым вхо-дом второго триггера, третий вход

дом первого элемента И, третий входвторого элемента И соединен с выхокоторого соединен с вторым выходомдом генератора тактовых импульсов и

второго триггера и информационным.входом второго инвертора, выход ковходом D-триггера, вход синхрониза-торого соединен с вторым входом четций которого соединен с выходом пер-вертого элемента И.