Делитель частоты следования импульсов Советский патент 1988 года по МПК H03K23/66 

4

00

О)

оэ

Изобретение относится к импульсной технике и предназначено для использования в цифровой измерительной аппаратуре, в синтезаторах частот, в устройствах автоматики и телемеханики.

Цель изобретения - повышение надежности при одновременном упрощении.

На чертеже приведена электрическая схема устройства. I Делитель частоты следования импульсов содержит п-разрядньгй ревер- ивный счетчик 1 импульсов, первый 2, второй 3, третий 4 и четвертый 5 (риггеры, первый 6 и второй 7 элементы И, элемент ИЛИ 8, п-разрядный Элемент 9 сравнения кодов, (n+l)- азрядный блок 10 задания кодов, ши- у 11 кода управления, входную 12 выходную 13 шины. Тактовый вход триггера 2 соединен с шиной 12, вы- |сод - со счетным входом счетчика 1 с входом сброса триггера 5, вход Запуска которого соединен с выходом элемента 9. Выходы счетчика соеди- йены поразрядно с первой группой вхо 4ов элемента 9, вторая группа входов Которого соединена поразрядно с вы- з одами, кроме младшего разряда,блока 1|0, младший разряд которого соединен с, первым входом элемента бис первым входом элемента 7. Второй 11ХОД элемента 6 и второй вход элемента 7 соединены с входом сброса счетчика 1 и с выходом триггера 5. Инфор рационные входы блока 10 соединены 4 соответствующими разрядами шинь 11 упр авления - с входом управле- щня вычитанием счетчика 1 и с первым выходом триггера 3, второй вход которого соединен с входом управления сложением счетчика 1. Выход элемента 7 соединен с тактовым входом триггера 4, вход сброса которого сое динен с выходом младшего разряда счетчика 1. Выход элемента 8 соедине с шиной 13. Выход триггера 4 соединен с первым входом элемента Вис входом запуска триггера 3, вход сбро (;а которого соединен с вторым входом гшемента 8 и с выходом элемента 6.

Устройство работает следующим образом.

В исходном состоянии счетчик 1, триггеры 2-5 установлены в нулевые состояния. Сигнал единичного уровня с первого (инверсного), выхода тригге

0

5

0

25

„ -дс

30

35

50

55

ра 3 поступает на вход управления сложением счетчика 1. Блок 10 предназначен для хранения прямого и обратного кодов заданного козффиицента деления К. С выходов этого блока снимается прямой код коэффициента К, если на его входе управления присутствует сигнал нулевого уровня, и обратный код числа К, если подан сигнал единичного уровня. Ня вторую группу входов элемента 9 поступают сигналы старших разрядов с выходов блока 10 (сдвинуты на один разряд в сторону младших разрядов), т.е. код числа 0,5К при четных К или 0,5(К-1) при нечетных К.

При делении на четные коэффициенты Б1 младшем разряде кода управления записан О, Сигнал нулевого уровня с вкгхода младшего разряда блока 10 поступает на первый вход элемента 7 и на инверсный вход элемента 6. Эле- мент 7 при этом закрыт, а элемент 6 открыт.

При поступлении входных импульсов начинается их счет. При этом изменяется состояние триггера 2 и счетчика Г. При подсчете К-го входного импульса на выходах счетчика 1 устанавливается код числа 0,5К. При этом на Е1ыходе элемента 9 появляется сигнал единичного уровня, которым триггер 5 устанавливается в единичное состояние. Сигнал единичного уровня с выхода триггера 5 поступает на вход сброса счётчика 1 и через открытый элемент 6 - на вход сброса триггера 3 и на второй вход элемента 8. Триггер 3 при этом своего состояния не изменяет, а на шине 13 появляется выходной импульс.

I

Триггер 2 и счетчик I срабатывает по заднему фронту входных импульсов. Поэтому после подсчета,К-го входного импульса триггер 2 оказывается в нулевом состоянии. В момент окончания (К+1)-го входного импульса триггер 2 переходит в единичное состояние и его выходным сигналом триггер 5 устанавливается в нулевое состояние. При этом завершается сброс счетчика в О и заканчивается импульс на шине 13. На этом закан- чи зается первый цикл деления входных импульсов на заданный коэффициент К, если число К является четным.

3

В дальнейшем при делении на четные коэффициенты работа устройства повторяется.

При делении на нечетные коэффициенты в младшем разряде кода управления на шине 11 записана 1. Сигнал единичного уровня с выхода младшего разряда блока 10 поступает на первый вход элемента 7 и на инверсный вход элемента 6. Элемент 6 при этом закрыт, а элемент 7 открыт.

При подсчете (К-1)-го входного импульса на шине 12 на выходах счетчика 1 устанавливается код числа 0,5(К-). При этом на выходе элемента 9 появляется сигнал единичного уровня, в результате чего триггер 5 переходит в единичное состояние,осу,ществляя сброс счетчика 1 в О.Сигнал единичного уровня с выхода триггера 5 через открытый элемент 7 пос|тупает на тактовый вход триггера 4,

который срабатывает по заднему фронту поступающих на его вход импульсов поэтому он переходит в единичное состояние только после установки в нулевое состояние триггера 5, т.е. в момент окончания К-го входного импульса, которым триггер 2 переводится в единичное состояние. Сигнал единичного уровня с выхода триггера 4 поступает на вход запуска триггера 3 и через элемент 8 на выходную шину 13. Триггер 3 при этом переходит в единичное состояние, в результате чего сигнал на входе управления сложением счетчика 1 становится равным О.Сигнал единичного уровня с второго (прямого) выхода триггера 3 поступает также на вход управления блока 10, в результате чего на выходах блока 10 устанавливается обратный код числа К,

В момент окончания (К+1)-го входного импульса триггер 2 устанавливается в нулевое состояние и из счетчика I списывается . Вычитание 1 из счетчика 1, установленного в состояние О, приводит к тому, что счетчик 1 переходит в единичное состояние и в нем оказывается записанным число: 2-1. При этом сигналом- единичного уровня с выхода младшего разряда счетчика 1 триггер 4 устанавливается в нулевое состояние, в результате чего заканчивается и гпyльc на шине 13,

0

5

5 реходе триггера

0

5

0

Дальнейшая работа устройства происходит с отличиями относительно изложенного. Эти отличия обусловлены тем, что во втором цикле деления на нечетные коэффиценты деления счетчик 1 работает в режиме вычитания, а на выходах блока 10 установлен обратньтй ход заданного коэффициента деления К. При этом на вторые входы элемента 9 поступает код числа 2 - 0,5(К+1).

При подсчете (К4-3)-го входного и fflyльca в счетчике устанавливается код числа .-2, при подсчете (К+5)-го входного икшульса - код числа 2 и т.д. При подсчете 2К-го входного импульса в счетчике I устанавливается код числа ,5(К+1) и на выходе элемента 9 появляется сигнал единичного уровня, которым триггер 5 устанавливается в единичное состояние. При этом происходит сброс счетчика 1 и триггера 3 в О, а на шине 13 появляется выходной импульс. При пе3 в нулевое состояние счетчик 1 переводится в ретким сложения, а на выходах блока 10 устанавливается прямой код заданного коэффициента деления.

При подсчете (2К+1)-го входного импульса триггер 2 устанавливается в единичное состояние, в результате чего триггер 5. возвращается в нулевое состояние. При этом заканчивается форьгарование выходного импульса.

На этом заканчивается второй цикл деления частоты следования входных импульсов на нечетные коэффициенты.

В дальнейшем работа устройства повторяется сдвоенными циклами,причем в нечетных циклах счетчик 1 работает в режиме сложения, а в четных - в

режиме вычитания.

ормула изобретения

Делитель частоты следования им-. ульсов, сбдержащий первый триггер, тактовьш вход которого соединен с входной шиной, п-разрядный реверсив- ньй счетчик импульсов, выходы которого соединены поразрядно с первой группой входов п-разрядного элемента сравнения кодов, вход управления сложением и вход управления вычитанием - соответственно с первым и вторым выходами второго триггера, шину кода управления, третий и.чет5

вертый триггеры, выходную шину, первый и второй элементы И, отличающийся тем, что, с целью повыгаения надежности при одновремен- ном упрощении, в него введены (д+1.)- разрядный блок задания кодов и элемент ИЛИ, выход которого соединен с выходной шиной, первый вход - с выходом третьего триггера и с входом запуска второго триггера, вход сброса которого соединен с вторым входом элемента ИЛИ и с выходом первого элемента И, первый вход которого соединен с первым входом второго элемен- та И и с выходом младшего разряда {п+1)-разрядного блока задания кодов остальные п разрядов которого соединены поразрядно .с второй группой входов п-разрядного элемента срав-

696

нения кодов, выход которого соединен с входом запуска четвертого триггера, выход которого соединен с вторым входом первого и второго элементов И и с входом сброса п-разрядного реверсивного счетчика импульсов, счетный вход которого соединен с выходом первого триггера и с входом сброса четвертого триггера, вход управления вычитанием - с входом управления (п+1)-разрядного блока задания кодов, информационные входы которого соединены с соответствующими разрядами шины кода управления, при этом выход младшего разряда п-разрядного реверсивного счетчика импульсов соединен с входом сброса третьего триггера, тактовый вход которого соединен с выходом второго элемента И,

Изобретение предназначено для использования в цифровой измерительной аппаратуре, в синтезаторах час тот, в устройствах автоматики и телемеханики. Цель изобретения - повышение надежности при одновременном упрощении. Устройство содержит п-раз- рядный реверсивный счетчик 1 импульсов, триггеры 2,3, 4 и 5, элементы И 6 и 7, элемент ИЛИ -8, п-разрядный элемент 9 сравнения кодов, (п+1)-раз- рядный блок 10 задания кодов, шину 11 кода управления и входную и выходную шины 12 и 13. Устройство позволяет получить выходной сигнал для побочных частотных составляющих как при четном, так и при нечетном коэффициентах деления и при гарантированных длительностях выходного импульса. 1 ил. (Л