Устройство для приема сигналов с частотно-фазовой модуляцией Советский патент 1988 года по МПК H04L27/32 

ГЧ)

Изобретение относится к рсчдиосвяг- зи, может использоваться в высокоскоростных радиосистемах передачи информации и является усовершенствованием известного изобретения по авт. св. № 1262744.

Цель изобретения - повышение достоверности приема.

На чертеже представлена структур- ю ная электрическая схема предлагаемого устройства.

Устройство для приема сигналов с частотно-фазовой модуляцией содержит частотньш детектор 1, линию 2 задерж-|5 , первый интегратор 3, блок 4 вьще- лейия несущей, фазовый детектор 5, первый аналого-цифровой преобразова- тель 6 (АЦП), генератор 7 частот, ; второй интегратор 8, ключ 9, второй 20 i АЦП 10, первьй и второй регистры 11, М2, первый и второй сумматоры 13 и И4 по модулю два, первый мажоритарный блок 15, генератор 16 синхрослова, второй мажоритарный блок 17, элемент 25 И 18.

Устройство работает следующим образом.

; На его вход поступает частотно- ;фазоманипулироваиньй (ЧФМ) сигнал, ко-30 который можно представить в виде

t

S (t) А sinfujjit + I ;iw(t)dt +

(t) ,

(1)

где A - амплитуда огибанж;ей сигнала, .и) и if - круговая частота и

начальная фаза несущего колебания-,

du}(t) -закон изменения частоты несущего колебания; 44(t) -закон Изменения фазы сигнала. С входа устройства ЧФМ-сигнап поступает на вход частотного детектора 1 и линию 2 задержки. На выходе частотного детектора 1 по результатам приема элемента сигнала за тактовый интервал формируется напряжение, которое является функцией отклонения значения частоты принятого элемента сигнала f. от частоты настройки час- татного детектора 1 ц :

и Фц/fc- „). (2) Данное напряжение интегрируется за время такта первым интегратором 3, передаточная функция которого определяется выражением t

Uц(t) - |uчд(t)dt, (3)

где - постоянная времени первого интегратора 3.

Напряжение с выхода первого интегратора 3 поступает на вход первого АЦП 6, который преобразует данное напряжение в код, соответствугаций частоте принятого элемента сигнала. Данный код поступает на выход устройства.

Линия 2 задержки производит задержку ЧФМ-сигнапа на время, равное длительности обработки элемента сигнала в частотном подканале. Задержанный на йремя tj сигнал поступает на вход блока 4 вьщеления несущей, в котором производится подстройка внутреннего опорного генератора по частоте принятого элемента сигнала. Опорное колебание поступает на вход генератора 7 частот, который формирует из него сетку опорных колебаний, необходимых для когерентной обработки в фазовом подканале. Данные опорные колебания поступают на сигнальные входы ключа 9, который под воздействием поступающего на его управляющий вход кода пропускает на вход фазового детектора 5 опорное колебание с частотой, равной частоте поступаюп1его на его другой вход элемента сигнала. На выходе фазового детектора 5 формируется напряжение, являющееся функцией разности фаз принятого и опорного сигналов:

иф Ффд ( с - .п ) ( Данное напряжение вьщеляется вторым, интегратором 8 и поступает на вход второго АЦП 10, который преобразует его в код, соответствующий фазе принятого элемента сигнала.

Таким образом, с выходов первого 6 и второго 10 АЦП выдаются последовательности двоичных символов, передаваемые соответственно по частотном JK фазовому подканалам. Данные последовательности поступают на выходы устройства, а также на первый и второй регистры 11 и 12, которые производят последовательную запись и параллельное считьюание поступающих символов. Символы с п выходов первого и второго регистров 11 и 12 поступают на соответствующие входы перво- го и второго сумматоров 13 и 14 по модулю два, которые вьтолняют операцию сложения по модулю два п-разрядных чисел, поступающих из частотного

и фазового подканалов, и п-разрядного синхрослова, поступающего от генератора 16 синхрослова. Результаты сложения с инверсных выходов первого и с второго сумматоров 13 и 14 по модулю два поступают на входы первого и второго мажоритарных блоков 15 и 17, которые выдают на выходах сигналы логической 1 в случае, если количест-ю во единиц в поступившей последовательности не меньше числа М, значение которого определяется строгостью требований к точности выделения синхрослова и в пределе становится равным 15 п (в этом случае мажоритарный элемент можно заменить элементом И).

Сигналы с выходов первого и второго мажоритарных блоков 15 и 17 поступают на элемент И 18, который вьща-20 ет сигналы логической 1 в случае единичных сигналов с выходов первого и второго мажоритарных блоков 15 и 17 (при одновременном выделении синхро- слов из обоих подканалов) и логичес- 25 кого О - в случае, если на выходе хотя бы одного мажоритарного блока 15 или 17 будет нулевой сигнал (при не- вьщелении синхрослова хотя бы из одного подканала).30

. Таким образом, сигнал цикловой синхронизации выдается с выхода элемента И 18 только в случае одновременного вьзделения синхрослов из- двух

подканалов приема, что повышает надежность цикловой синхронизации.

Формула изобретения

Устройство для приема сигналов с частотно-фазовой модуляцией по авт. св. № 1262744, отличающее- с я тем, что, с целью повышения достоверности приема, введены два мажоритарных блока, геяерлтор синхросло- ва, два регистра, два сумматора по модулю два и элемент И, входы которого соединены с выходом первого мажоритарного блока, к входам которого подключены выходы первого сумматора по модулю два, и с выходом второго

: мажоритарного блока, к входам которого подключены выходы второго суммато. ра по модулю два, одни входы которого соединены с выходами генератора синхрослова и с .вxoдaми первого сумматора по модулю два, к другим входам которого подключены выходы первого регистра, вход- которого соединен с выход ом первого йнапого-циф- рового преобразователя, при этом выход второго аналого-цифрового преобразователя подключен к входу второго регистра, выходы которого соединены с другими входами второго сумматора по модулю два, а выход элемента И является выходом цикловой синхрО1Ш- зации устройства.

Изобретение относится к радиосвязи. Цель изобретения - повышение достоверности приема. Устройство содержит частотньш детектор 1, линию 2 задержки, интеграторы 3, 8, блок 4 вьзделения несущей, фазовый детектор 5, АЦП 6, 10, генератор (Г) 7 частот, . ключ 9. В устройство введены регистры 11, 12, сумматоры 13, 14 по модулю два, мажоритарные блоки 15, 17, Г 16 синхрослова и элемент И 18. При этом сигнал цикловой синхронизации выдается с выхода элемента И 18 только в случае одновременного выделения син- хрослов из двух подканалов приема, что повышает надежность цикловой синхронизации. 1 ил.