Устройство для приема частотно-фазовых сигналов Советский патент 1990 года по МПК H04L27/32 

вых. Ж

СП

4Ь

со

СП

о

со

Изобретение относится к радиотехнике. Цель изобретения - упрощение устройства путем сокращения числа функциональных блоков. Устройство содержит частотный детектор 1, линию задержки 2, интеграторы 3 и 8, блок 4 выделения несущей, фазовый детектор 5, АЦП 6 и 10, г-р 7 частот, ключевой блок 9, г-р 11 синхрокомбинации, регистр 12, блок 13 сумматоров дискретный согласованный фильтр 14 и блок коррекции (БК) 15. При правильном выделении синхрокомбинации фильтром 14 через каждые N тактов в БК 15 будет производиться суммирование символов N-разрядных информационных слов с символами коррекции. Этим достигается устранение влияния скачков фазы опорного колебания на верность информационных символов в фазовом подканале устройства. Эти скорректированные информационные символы с БК 15 поступают на выход устройства. Цель достигается введением БК 15, позволяющего сократить число функциональных блоков устройства. 2 ил.

фиг.1

Изобретение относится к радиотехнике и может быть использовано в радиотехнических системах передачи дискретной информации для приема частотно-фазовых сигналов.

Цель изобретения - упрощение устройства путем сокращения числа функциональных блоков.

На фиг. 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 - вариант выполнения блока коррекции.

Устройство для приема частотно- фазовых сигналов (фиг, 1) содержит частотный детектор 1, линию 2 задержки, первый интегратор 3, блок выделения несущей, фазовый детектор 5, первый аналого-цифровой преобразователь 6, генератор 7 частот, второй интегратор 8, ключевой блок 9, второй аналого-цифровой преобразователь 10, генератор 11 синхрокомбинации, регистр 12, блок 13 сумматоров, дискретный согласованный фильтр И и блок 15 коррекции.

Блок 15 коррекции (фиг. 2) содержит Т-триггер 16, элементы И 17,- 17W, JK-триггер 18,-lS счетчик 19, дополнительные Т-триггеры 201-20,v, сумматоры по модулю два 21,-21N, элемент ИЛИ 22 и дополнительные элементы И .

Устройство работает следующим образом.

На вход устройства, т.е. на входы частотного детектора 1 и линии 2 задержки, поступает частотно-фазовый сигнал, который можно представить в виде t

) JawCt) dt+Aif(t)+ %K1) где А - амплитуда огибающей сигнала

ш0 соответственно круговая частота и начальная фаза несущего колебания;

aw(t) закон изменения частоты сигнала;dif(t) -закон изменения фазы сигна

ла.

С входа устройства сигнал поступает на вход частотного детектора 1 и 2 задержки. На выходе частотного детектора 1 формируется напряжение, которое является функцией отклонения значения частоты принимаемого элемента сигнала (т.е. сигна ла, принимаемого за тактовый ин

О

0

5

0

0

5

тервал) fc от частоты настройки частотного детектора 1 fH

V4D F4B(fc - fM). (2)

Данное напряжение интегрируется за время такта первым интегратором 3, передаточная функция которого определяется выражением ,

VM - - т v4B(t)dt, (3)

где С - постоянная времени интегрирования.

Напряжение с выхода первого интегратора 3 поступает на вход первого аналого-цифрового преобразователя (АЦП) 6, который преобразует данное напряжение в последовательность двоичных символов (код), соответствующую частоте принятого элемента сигнала. Данный код поступает на первый выход устройства о

Линия 2 задержки производит задержку сигнала на время t3, равное длительности обработки элемента сиг нала в частотном подканале устройства (на один такт). Задержанный на один такт сигнал поступает на вход блока 4 выделения несущей, в котором производится когерентная подстройка колебания опорного генератора (не показан) по принятому сигналу. Данное опорное колебание поступает на вход генератора 7 частот, формирующего сетку опорных колебаний Одно из этих колебаний, частота которого равна частоте принятого элемента сигнала, через ключевой блок 9 поступает на второй вход фазового детектора 5. На выходе фазового детектора 5 формируется напряжение, являющееся функцией разности фаз принятого и опорного сигналов;

V«B F (). (A)

° Данное напряжение выделяется вторым интегратором 8 и поступает на вход второго АЦП 10, который преобразует его в код, соответствующий фазе принятого сигнала.

Последовательность символов с выхода первого АЦП 6 поступает на вход дискретного согласованного фильтра 1, который формирует на своем выходе сигнал логической единицы только в случае совпадения поступающей на вход последовательности с образцовой син- хрокомбинацией, поступающей с выходов генератора 11 синхрокомбинации.

d

Последовательность символов с выхода второго АЦП 10 преобразуется регистром 12 в параллельный код и поступает на вторую группу входов блока 13 сумматоров, который поразрядно склады вает по модулю два данный код с образцовой синхрокомбинацией, поступающей на первую группу его входов. В случае правильного выделения дискретным согласованным фильтром 14 переданной синхрокомбинации сигнал логической единицы с его выхода поступает на управляющий вход блока 15 коррекции, устанавливая в нулевое начальное состояние JK-триггеры 18,-lSn,. Этот же управляющий сигнал задерживается Т-триггером 16 на один такт (для обеспечения синхронности информационных потоков частотного и фазового . подканалов, т.к„ в фазовом канале уже была задержка на такт) и разрешает прохождение сигналов коррекции через элементы И на К-входы JK-триггеров 18,-18N, одновременно обнуляя счетчик 19. Счетчик 19 является счетчиком по модулю N, т.е„ при

подсчетеfкаждого N-го тактового импульса на его выхоДе формируется сигнал логической единицы и счет

чик 19 обнуляется.

Управляющий сигнал с выхода Т-триггера 16 или сигнал с выхода счетчика 19 через элемент ИЛИ 22 разрешает выдачу символов коррекции с выходов JK-триггеров 181-18 N через дополнительные элементы И 23.,-23 на сумматоры по модулю два 21.,-21N.

Таким образом, при правильном выделении синхрокомбинации дискретным согласованным фильтром 14 через каждые N тактов в блоке 15 коррекции будет производиться суммирование символов N-разрядных информационных слов поступающих на вторые входы соответ- ствующих сумматоров по модулю два

21,-21)д, с символами коррекции с выходов дополнительных Т-триггеров 20.,- 20N, поступающими на первые их входы, чем достигается устранение влияния скачков фазы опорного колебания

5636

на верность информационных символов

в фазовом подканале устройства. Скорректированные информационные символы с выхода блока 15 коррекции поступают на второй выход устройства.

Формула изобретения

0

0

5

5

0

Устройство для приема частотно- фазовых сигналов, содержащее последовательно соединенные частотный детектор, первый интегратор, первый аналого-цифровой преобразователь и ключевой блок, сигнальные входы и выход которого соединены соответственно с выходами генератора частот и с одним входом фазового детектора, другой вход и выход которого соединены соответственно с выходом линии задержки , который подключен к входу блока выделения несущей, и с входом второго интегратора, выход которого через второй аналого-цифровой преобразователь подключен к входу регистра, выходы которого соединены с одними входами блока сумматоров, другие которого соединены с выходами генератора синхрокомбинации и с одними входами дискретного согласованного фильтра, к другому входу которого подключен выход первого аналого-цифрового преобразователя, который является первым выходом устройства,, входом которого является вход частотного детектора, который соединен с входом линии задержкиt отличающееся тем, что, с целью упрощения устройства путем сокращения числа функциональных блоков, введен блок коррекции, сигнальный и управляющий входы которого соединены соответственно с выходом второго аналого-цифрового преобразователя и с выходом дискретного согласованного фильтра, при этом выход блока выделения несущей подключен к входу генератора частот, а выходы блока сумматоров соединены с корректирующими вхо- 0 дами блока коррекции, выход которого является вторым выходом устройства.

м13

.