Счетчик Советский патент 1988 года по МПК H03K21/40 

(21)4191468/24-21

(22)09.02.87

(46) 15.11.88. Вкш. № 42 (72) А.И.Садовникова, П.А.Осетров и А.И.Хрусталев

(53)621.374.32(088.8)

(56)Авторское свидетельство СССР № 376894, кл.Н 03 К 21/34, 1973.

Авторское свидетельство СССР № 1010728, кл. Н 03 К 21/34, 1981,

(54)СЧЕТЧИК

(57)Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах обработки двоичной информации. Цель изобретения - сокращение времени контроля.

ZO

f

Счетчик содержит входную шину, шину установки, 2п-раэрядный двоичный .. счетчик 1, блок свертки 2 по модулю два, блок 3 корреляции признака четности следующего состояния двоичного счетчика, первый коммутатор 5, триггер 6 запоминания признака четности. Для достижения поставленной цели в устройство введены триггер 7 ошибки, блок 8 поразрядного сравнения, дополнительный двухразрядный счетчик 12, два триггера 13, 14, второй коммутатор 15, элемент И-НЕ 17, элемент ИЛИ-НЕ 16, шина контроля 20, а двоичный счетчик разбит на п каскадов по два разряда и в каждый каскад введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18.- 1 ил.

S

(Л

4U Од

СО ОР

Изобретение относится к цифровой вычислительной технике и дискретной автоматике и может быть использовано IB устройствах обработки двоичной информации ,

Целью изобретения является сокращение времени контроля.

На чертеже приведена схема предлагаемого счетчика.

Счетчик содержит 2п-разрядный двоичный счетчик 1, каскады 1.1 и 1.2 по два разряда двоичного счетчика 1, блок 2 свертки по модулю два, блок 3 коррекции признака четности следую1,

10

15

20

25

30

щего состояния двоичного счетчика элементы И-НЕ 4 блока 3, первый коммутатор 5, триггер 6 запоминания признака четности, триггер 7 ошибки, блок 8 поразрядного сравнения, элемент И-ИЛИ 9 блока 8, элемент ИЛИ-И- НЕ 10 блока 8, элемент И 11 блока 8, дополнительный двухразрядный счетчик 12, первый и второй триггеры 13 и 14 Кроме того, счетчик содержит второй коммутатор 15, элемент ИЛИ-НЕ 16, элемент И-НЕ , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18 каждого из каскадов 1.1 и 1.2 двоичного счетчика 1, входную шину 19, шину 20 контроля, шину 21 установки, выходную шину 22.

Входы блока 2 свертки по модулю два соединены с прямыми выходами всех разрядов счетчика 1, в блоке 3 коррекции признаки четности следующего состояния счетчика 1, элементы И-НЕ 4 соединены последовательно, другие входы элементов И-НЕ 4 блока 3

соединены с прямыми выходами разрядов начиная с предпоследнего по младший, счетчика 1, выход последнего элемента И-НЕ 4 блока 3 соединен с первым информационным входом коммутатора 5, выход которого соединен с дополнительным входом блока 2 свертки по модулю два, выход которого соединен с информационными входами триггеров 6 и 7, прямой выход первого из которых соединен с вторым информационным входом коммутатора 5, прямой и инверсный управляющие входы которого соеди- 50 нены с входной шиной 19, с прямым и инверсным тактовыми входами, соответственно триггеров 6 и 7, входы уста- новки в О которых соединены с вхо35

40

45

ЧАЮЩЕЕ ИЛИ 18 соединены соответств но с шиной 20 контроля и со счетны входом первого разряда своего каск да, вторые входы элементов ИСКЛЮЧА ЩЕЕ .ИЛИ 18 каждого каскада, кроме каскада 1,1 соединены с инверсным ходом разряда предьщущего каскада. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 каскада 1.1 соединен с вход ной шрной 19, которая соединена с инверсным тактовым входом триггера информационный вход, вход установк в О и инверсный выход которого с динены соответственно с вькодом пе носа двоичного счетчика 1, с шиной 21 установки и с первым входом эле мента ИЛИ-НЕ 16, остальные входы к торого соединены с прямыми выходам разрядов счетчика 1, прямые выходы разрядов каскадов 1.1 и 1.2 которо соединены соответственно с входами элемента И-ИЛИ 9, ИЛИ-И-НЕ 10 блок

8,инверсный вход, первый, второй входы и выход элемента И 11 которо соединены соответственно с шиной 2 контроля, с выходами элементов И-Ш

9,ИЛИ-И-НЕ 10 и с выходом блока 8 выход которого соединен со счетным входом дополнительного счетчика 12 вход сброса, инверсный выход перво и прямой выход второго разрядов ко рого соединены соответственно с ши ной 21 установки, с первым, вторым входами элемента И-НЕ 17, третий вход и выход которого соединены со ветственно с выходом элемента ШШ16 и с первым информационным входо коммутатора 15, второй информацион вход, выход и первый, второй управ ляющие входы которого соединены со ветственно с прямым выходом триггер 7, выходной шиной 22, с прямым и ин версным выходами триггера 14, первы второй установочные входы которого соединены с шиной 21 установки и с ной 20 контроля.

Устройство работает следующим об разом.

Для определенности принято, что двоичный счетчик 1 и триггер 6 зап минания признака четности переключа ются по положительным перепадам, триггер 7 ошибки, дополнительный

дами установки в О разрядов двоично-55 счетчик 12 и триггер 13 - по отриго счетчика 1 и с шиной 21 установки,в каждом из каскадов .1. 1 и 1.2 счетчика 1. Первый вход и выход элемента ИСКЛЮцательным, коммутатор 5 подключает к блоку 2 свертки ПО модулю два в п ложительные псл5ттериоды триггер 6,

0

5

0

5

0

0

5

0

5

ЧАЮЩЕЕ ИЛИ 18 соединены соответственно с шиной 20 контроля и со счетным входом первого разряда своего каскада, вторые входы элементов ИСКЛЮЧАЮЩЕЕ .ИЛИ 18 каждого каскада, кроме каскада 1,1 соединены с инверсным выходом разряда предьщущего каскада. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 каскада 1.1 соединен с входной шрной 19, которая соединена с инверсным тактовым входом триггера 13, информационный вход, вход установки в О и инверсный выход которого соединены соответственно с вькодом переноса двоичного счетчика 1, с шиной 21 установки и с первым входом элемента ИЛИ-НЕ 16, остальные входы которого соединены с прямыми выходами разрядов счетчика 1, прямые выходы разрядов каскадов 1.1 и 1.2 которого соединены соответственно с входами элемента И-ИЛИ 9, ИЛИ-И-НЕ 10 блока

8,инверсный вход, первый, второй входы и выход элемента И 11 которого соединены соответственно с шиной 20 контроля, с выходами элементов И-ШШ

9,ИЛИ-И-НЕ 10 и с выходом блока 8, выход которого соединен со счетным входом дополнительного счетчика 12, вход сброса, инверсный выход первого и прямой выход второго разрядов которого соединены соответственно с шиной 21 установки, с первым, вторым входами элемента И-НЕ 17, третий вход и выход которого соединены соответственно с выходом элемента ШШНЕ 16 и с первым информационным входом коммутатора 15, второй информационный вход, выход и первый, второй управляющие входы которого соединены соответственно с прямым выходом триггера 7, выходной шиной 22, с прямым и инверсным выходами триггера 14, первый, второй установочные входы которого соединены с шиной 21 установки и с шиной 20 контроля.

Устройство работает следующим образом.

Для определенности принято, что двоичный счетчик 1 и триггер 6 запоминания признака четности переключаются по положительным перепадам, триггер 7 ошибки, дополнительный

5 счетчик 12 и триггер 13 - по отрицательным, коммутатор 5 подключает к блоку 2 свертки ПО модулю два в положительные псл5ттериоды триггер 6, в

3

отрицательные - блок 3 коррекции признака четности.

При работе двоичного счетчика 1 в обычном счетном режиме осуществляется контроль его работоспособности по четности. Сигналы с выходов всех разрядов двоичного счетчика 1, кроме старшего поступают на входы блока 3 коррекции признака четности. В отрицательный полупериод сигнал с выхода блока 3 коррекции признака четности через коммутатор 5 поступает на блок 2 свертки по модулю два. На другие входы блока 2 свертки по модулю два поступают сигналы с выходов всех разрядов двоичного счетчика 1. Блок 2 свертки по модулю два формирует значение признака четности следующего состояния двоичного счетчика 1. Эти значение признака четности запоминается в триггере 6 запоминания признака четн ости. Изменение сигнала на счетном входе двоичного счетчика 1 (положительный полупериод) подключает выход триггера 6 запоминания признака четности через коммутатор 5 к блоку 2 по модулю два, в результате чего блок 2 свертки по модулю два вырабатывает значение свертки по модулю два текущего состо НИН счетчика совместно с предварительно запомненным значением признака четности этого состояния.

При правильной работе двоичного счетчика 1 на выходе блока 2 свертки по модулю два будет нулевой сигнал, которьй не изменит состояния триггера 7 ошибки, т.е. на выходе триггера 7 ошибки останется нулевой уровень, который через коммутатор 15 поступает на шину 22. Если же при работе двоичного счетчика 1 появилась ошибк нечетной кратности, то на выходе блока 2 свертки по модулю два сформируется единичный сигнал, который установит на выходе триггера 7 ошибки единичный уровень. С выхода триггера 7 ошибки единичный уровень через коммутатор 15 поступит на шину 22, т.е. на пине 22 сформируется сигнал Ошибка.

. В режиме ускоренного контроля, на ,пример в процессе производства, устройство работает следующим образом.

На шину 21 начальной установки .-двоичного счетчика 1 необходимо по- :дать сигнал начальной установки, который установит все блоки устрой1

--

10

15

20

25

437993

ства в исходное состояние. После этого для осуществления ускоренного контроля работоспособности двоичного счетчика 1 необходимо подать три тактовых импульса на шину 20 контроля и после прохождения этих тактовых импульсов, еще один тактовый импульс на входную шину 19. При этом все пары разрядов счетчика 1 работают как обычные двухразрядные двоичные счетчики, а блок 8 поразрядного сравнения, дополнительный счетчик 12 и элемент ИЛИ-НЕ 16 формируют сигналы, которые определяют правильность работы двоичного счетчика 1 .

Первый имиульс, поступая на шину 20, возбуждает элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 18, на выходах которых сформируются импульсы, по которым все первые разряды каждой пары разрядов двоичного счетчика 1 установятся в единичное состояние, а все вторые разряды каждой пары разрядов двоичного счетчика 1 останутся в нулевом состоянии. В отрицательный полупериод первого контрольного импульса при правильной работе всех разрядов двоичного счетчика 1 блок 8 поразрядного сравнения формирует сигнал, устанавливающий дополнительный счетчик 12 в состояние 10.

Положительный перепад второго контрольного импульса устанавливает все первые разряды каждой пары разрядов двоичного счетчика 1 в нулевое состояние, а все вторые разряды каждой пары его разрядов в единичное 40 состояние.

В отрицательный полупериод второго контрольного импульса блок 8 раз- v рядного сравнения при правильной ра- 45 боте всех разрядов двоичного счетчика 1 формирует сигнал, устанавливаю- дополнительный счетчик 12 в состояние 01.

Положительный перепад третьего контрольного импульса устанавливает все разряды двоичного счетчика 1 в единичное состояние. Если все разряды двоичного счетчика 1 сработали правильно, то блок 8 поразрядного сравнения в отрицательный.полупериод третьего контрольного импульса не вырабатывает тактовый сигнал и дополнительный счетчик 12 останется в состоянии 01.

30

35

50

55

Положительный перепад тактового импульса, поступающего к входной пм- не 19, устанавливает все разряды двоичного счетчика 1 в нулевое состояние и фop мpyeт сигнал переполнения :двоичного счетчика 1, который по отрицательному перепаду этого тактового импульса запишется в триггер 13.

Сигналы со всех разрядов двоичного

счетчика 1 и сигнал с инверсного вы- (.

хода первого триггера 13 на элементе ИЛИ-НЕ 16 формируют сигнал, разрешающий анализ ошибки.

Если при ускоренном контроле рабо- тоспособности двоичного счетчика t не бьшо сбоев, то в дополнительном счетчике 12 будет храниться код 01, а на выходе элемента И-НЕ 17 сформируется нулевой сигнал, который через коммутатор 15 поступит на шину 22 устройства, индицируя правильность работы двоичного счетчика 1.

Если при ускоренном контроле работоспособности двоичного счетчика 1 произошел какой-то сбой - ошибка при счете или не сформировался сигнал переполнения счетчика 1j то на выходе элемента И-НЕ 17 сформируется единичный сигнал, который, проходя через коммутатор 15, поступит на шину 22 устройства, индицируя ошибку в работе двоичного счетчика 1.

После окончания ускоренного контроля работоспособности двоичного

счетчика 1 на шину 21 начальной установки подается сигнал начальной установки.

Триггер 14 предназначен для управления работой коммутатора 15. По сиг- налу с шины 21 начальной установки триггер 14 устанавливается в нулевое состояние. Управляющий сигнал триггера 14 поступает на коммутатор 15 и устанавливает его в режим контроля работоспособности двоичного счетчика 1 путем проверки на четность, т.е. на шину 22 устройства поступает сигнал, определяющий правильность работы двоичного счетчика 1 в обычном ре- жиме счета.

В режиме ускоренного контроля первый импульс, поступакнций на шину 20 контроля, устанавливает триггер 14

в единичное состояние. В результате этого коммутатор 15 переключается в режим ускоренного контроля работоспособности двоичного счетчика 1, т.е. на шину 22 устройству поступает сиг

5 0

5 О

(.

ъ

0 5 g

5

нал, указывающий на правильность работоспособности счетчика 1 в режиме ускоренного контроля.

Формула изобретения

Счетчик, содержащий входную шину, шину установки, 2п-разрядный двоичный счетчик, блок свертки по модулю два, входы которого соединены с прямыми входами всех разрядов двоичного счетчика, блок коррекции признака четности следующего состояния двоичного счетчика, состоящего из цепи последовательно соединенных 2п-двух- входовых .элементов И-НЕ, входы которых соединены с прямыми выходами разрядов, начиная с предпоследнего до младшего, двоичного счетчика, выход последнего двухвхоДового элемента И-НЕ блока KoppekiJtHM признака четности следующего состояния двоичного счетчика соединен с первьм информационным входом первого коммутатор, выход которого соединен с дополнительным входом блока свертки по модулю два, выход которого соединен с информационным входом триггера запоминаний признака четности, прямой выход которого соединен с вторым информационным входом первого коммутатора, прямой и инверсный управляющие входы которого соединены с входной шиной, с прямым тактовым входом триггера запоминания признака чет кости, вход установки в О которого соединен с входами установки в О разрядов двоичного счетчика и с шиной установки, отличающийся тем, что, с целью сокращения времени контроля, в него введены триггер ошибки, блок поразрядного сравнения, состоящий из элемента 2 И-ИЛИ, элемента 2 ШШ-И-НЕ и элемента И, дополнительный двухразрядный счетчик, два триггера, второй коммутатор, элемент И-НЕ, элемент ИЛИ-НЕ, шина контроля, а двоичный счетчик разбит на п каскадов по два разряда и в каждый каскад введен элемент ИСКПЮЧАЩЕЕ ИЛИ первый, второй входы и выход которого соединены соответственно с шиной контроля, с инверсным выходом второго разряда предьщущего каскада и со счетным входом первого разряда данного каскада, второй вход элемента ИСКПЮЧАНЛЦЕЕ ИЛИ первого каскада соединен с входной шиной, которая соепийена с инверсным тактовым входом первого триггера, информационный вход, вход установки в О и инверсный выход которого соединены соответственно с выходом переноса двоичного счетчика, с шиной установки и с первым входом элемента ИЛИ-НЕ, остальные входы которого соединены с прямыми выходами разрядов двоичного счетчика, прямые выходы разрядов каскадов которого соединены соответственно с входами элементов И-ШШ и ШШ-И-НЕ блока поразрядного сравнения, инверсный вход, первый, второй входы и выход элемента И которого соединены соответственно с шиной контроля, с выходом элемента И-ШШ, с выходом элемента ШШ-И-НЕ и с выходом блока поразрядного сравнения, выход которого соединен со счетным входом дополнительного двухразрядно- о счетчика, вход сброса, инверсный

10

4379938

выход первого и прямой выход второго разряда которого соединены соответственно с шиной установки, с первым и вторым входами элемента И-НЕ, третий вход и выход которого соединены соответственно с выходом элемента ИЛИ-НЕ и с первым информационным входом второго коммутатора, второй информационный вход, выход и первый, второй управляющие входы которого соединены соответственно с прямым выходом триггера ошибки, выходной шиной, с прямым и инверсным выходами второго триггера, первый и второй установочные входы которого соединены соответственно с шиной установки и с шиной контроля, информационный вход, инверсный тактовый вход и вход установки в О триггера ошибки соедине- . ны соответственно с выход ом блока свертки по модулю два, с входной шиной и с шиной установки.

15

20