Устройство для контроля двухтактного двоичного счетчика Советский патент 1978 года по МПК G06F11/08 H03K21/34 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВУХТАКТНОГО

ДВОИЧНОГО СЧЕТЧИКА

Изобретение относится к цифровой и вычислительной технике, в частности к устройствам для контроля узлов цифровь7х вычислительных машин., Известно устройство для контроля двоичных счетчиков, содержащее логические элементы И и НЕ, элемент задерж ки и два триггера l. Указанное устройство для контроля фикскруе; .-только устойчивые отказы счетчика и не реаги рует на случайные сбои, что снижает достоверность результата, накопленно™ го счетчиког-. и снижает функциональны возможности самого устройства контроля. Наиболее близким к изобретению по технической сущности является устройство для контроля двухтактного двоичного счетчика, содержащее триггер, блок свертки по модулю два, блок коррекции,- сумматор по модулю два и элемент И, причем вход устройства соединен непосредственно с входом буферных разрядов контролируемого счетчика и с первым входом элемента И и через элемент задержки с входом информационных разрядов контролируемого счетчика выхо.ды информационных разрядов контро лируемого счетчика соединены с входа№-1 блока свертки по модулю два, выход которого соединен с первым входом сумматора по модулю два, выходы буферных разрядов контролируемого счетчика соединены с входами блока коррекции, выход триггера соединен со вторым входом cyMiviaTopa по модулю два, выход которого соединен со вторым входом элемента И, выход элемента И является выходом ошибки устройства 2. В этом устройстве изменение кода контролируемого счетчика задается с помощью блока коррекции, а порядок чередованияпризнака четности (нечетности) кода счетчика индицируется с помощью контрольного триггера. В результате количество единиц в коде счетчика с каждым входным импульсом чередуется с четного на нечетное, а на контрольном триггере эти же входные импульсы складываются.1 Отсюда сумма . чисел двоичного счетчика и контрольного триггера всегда равна нулю по модулю два. Однако счетчик, имеющий такое устройство контроля, нельзя использовать для выполнения арифметических операций (последовательному сложению или вычитанию входных импульсов), так как осуществляется коррекция работы счетчика для получения чередования количества единиц в коде с каждым входным импульсом и, следовательно, счетчик считает не в арифметическом двоичном коде.

Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля счетчика при выполнении арифме:1-ических операЦИЙ.

Это достигается тем, что в предлагаемое устройство для контроля двух тактного двоичного счетчика дополнительно введен второй элемент И, первый вход которого соединен с выходом элемента задержки, второй вход с выходог блока коррекции, а выход со счетным входом триггера;

На чертеже предст&влена блок-схема описываемого устройства для контроля двухтактного двоичного счетчика, содержащего двухтактный двоичный счетчик I, элемент задержки 2, триггер 3, блок коррекции 4, блок 5 свертки по модулю два, элементы И б, 7, .сумматор 8 по модулю два.

За счет.введения дополнительного элемента И 7 и связей исключается корректировка работы двоичного счетчика, а производится корректировка состояния триггера.

Устройство работает следующим образом.

Входные импульсы параллельно поступают на буферные разряды и, пройдя через элемент задержки 2, поступают на информационные разряды двоичного счетчика 1.

Первый импульс, поступающий на буферные разряды, переписывает в них

р 1 + 23 1- 245 + 2467 + . . . +

и для случая вычитания входных импульсов, как

р 1 + 23 + 245 + 2467 +

где 1, 2 ... П - выходы соответствующих разрядов.

Блок 5 свертки по модулю два осуществляет суммирование по модулю два количества единиц в коде информационных разрядов двоичного счетчика 1.

При правильной работе счетчика в каждом такте признак четности (нечетности.) кода двоичного счетчика 1 и триггера 3 будут совпадать, следовательно, сумма по модулю два выходных сигналов триггера 3 и блока 5 свертки по модулю два будет равна нулю На входе элемента И 6 будет присутсткод информационных разрядов, и , гтройдя через элемент задержки 2, изменит состояние информационных разрядов на единицу.

Таким образом, каждый входной импупьс переписывает текущий код информационных разрядов в буферные- и увеличивает код информационных разрядов на единицу, то есть работа счетчика точно соответствует алгоритму сложения (для реверсивного - вычитания)

0 входных импульсов в обычном двоичном коде.

Блок коррекции 4 осуществляет предсказание изменения четности (нечетности) кода двоичного счетчика для каж5дого последующего такта работы по предыдущему состоянию счетчика 1. Если в следующем такте счета должно произойти изменение четкости кода счетчика 1, то блок коррекции выдает раз0рецзающий потенциал на вход элемента И 7. Если в следующем такте счета изменение четности кода счетчика 1 не должно произойти, то на выходе блока коррекции 4 формируется запрещаю5щий потенциал.

При изменении четности кода двоичного счетчика 1 в данном такте счета входной импульс свыхода элемента задержки 2 проходит через элемент И 7 на счетный вход триггера 3 и изменяет его состояние на противоположное.

Логическая Функция, которая предсказывает изменение четности кода -п

5 разрядного счетчика по его предыдущему состоянию, определяется ,цля сложения входных импульсов, как

вовать запрещающий потенциал. При сбое счетчика на выходе сумматора 8 по модулю два формируется разрешающий потенциал, который разрешит прохождение входного импульса через элемент И 6, как сигнал сбоя.

Рассмотрим работу устройства на примере четырехразрядного счетчика. В начальный момент времени триггер 3 и информационные разряды счетчика 1 устанавливаются в нулевое состояние (шина сброса на чертеже не показана). Блок коррекции 4 для четырехразрядного счетчика, осуществляющего сложение.

выполняет логическую функцию F«l + 23 где 1,2,3 - единичные выходы соответствующих буферных разрядов счетчика 1, В случае правильного задания исходного состояния признаки четности триггера 3 и блока 5 свертки по модулю два будут совпадать, следовательно, сумма по модулю два выходных сигналов триггера 3 и блока 5 будет равна нулю . На входе элемента И б будет присутствовать запрещающий потенциал.

Первый входной импульс не проходит через элемент И 6, этот же импульс перепишет код 0000 с информационных разрядов в буферные разряды счетчика 1. При этом на выходе блока коррекции 4 сформируется разрешающий потенциал, так как + 23 1 и импульс с выхода элемента задержки 2 проходит через элемент И 7 и изменяет состояние триггера 3 с нулевого в единичное . Импульс с выхода элемента задержки 2 увеличивает код информационных разрядов на единицу, записывая код 1000. Признак четности на выходе блока 5 свертки по модулю два при правильной работе счетчика 1, сменится на противоположный, и сумма по модулю два выходных сигналов триггера 3 и блока 5 будет равна нулю.

Второй входной импульс не проходит через элемент И 6, при правильной работе счетчика 1 в предыдущем (первом) такте. Этот же импульс перепишет код 1000 с информационных разрядов в буферные разряды счетчика 1, при этом на выходе блока коррекции 4 сформируется запрещающий потенциал, так ка:К F 1 + 23 О . Импульс с выхода элемента задержки 2 не изменяет состояние триггера 3 и увеличивает код информационных разрядов счетчика 1 на единицу, записывая код 0100. При(знак четности на выходе блока 5 свертки по модулю два при правильной работе не изменяется.

Третий входной импульс не проходит через элемент И б и перепишет код 0100 с информационных разрядов в буферные разряды счетчика 1, при этом на выходе блока коррекции 4 сформируется разрещающий потенциал, так как 23 . Импульс с выхода элемента задержки 2 изменит состояние триггера 3 с единичного в нулевое и запишет код НОО в информационных разрядах, при этом признак четности на выходе блока 5 свертки по модулю два сменится на противоположный и т. д.

Нулевое состояние триггера 3 соответствуют четному количеству единиц в коде информационных разрядов счетчика 1, а единичное состояние нечетному количеству единиц.

Таким образом, каждый последующий импульс проверяет правильность работы счетчика в предыдущем такте. При наличии сбоя в работе счетчика возникает несоответствие признаков четности триггера 3 и блока 5 свертки по модулю два и сумма по модулю два выходных сигналов триггера 3 и блока 5 равна единице. На входе элемента И 6 будет присутствовать разрешающий

потенциал, и следующий входной импульс проходит на выход устройства как сигнал сбоя.

В предлагаемом устройстве за счет введения дополнительного элемента И и

связей исключается коррекция работы счетчика 1, а производится коррекция работы триггера 3 и при том же эффекте контроля предлагаемое устройство выгодно отличается от известного устройства, так как не искажает режима двоичного счета импульсов, что позволяет использовать данное устройство для контроля счетчиков, выполняющих арифметические операции.

25

Формула изобретения

Устройство для контроляДвухтактного двоичного счетчика, содержащее

триггер, блок свертки по модулю два, блок коррекции, сумматор по Модулю два и элемент И, причем вход устройства соединен непосредственно с входом

буферных разрядов контролируемого счетчика и с первым входом элемента И и через элемент задержки с входом информационных разрядов контролируемого счетчика, выходы информационных разрядов контролируемого счетчика соединены с входами блока свертки по модулю два, выход которого соединен с первым входом сумматора по модулю два, выходы буферных разрядов контролируемого счетчика соединены с входами блока коррекции, выход триггера соединен с вторым входом сумматора по модулю два, выход которого соединен со вторым входом элемента И, выход элемента И является выходом ошибки устройства,

отличающееся тем, что, с целью расширения функциональных возможностей/ в устройство дополнительно введен второй элемент И, первый вход которого соединен с выходом элемента

задержки-, второй вход - с выходом блока коррекции, а выход - со счетным входом триггера.

Источники информации, принятые во внимание при экспертизе:

2,Авторское свидетельство СССР № 4020Q2, кл. Q Об F 15/46, 1971.