Система передачи данных Советский патент 1989 года по МПК H04L27/02 

1

Изобретение относится к электросвязи и может быть использовано в каналах передачи данных.

Цель изобретения - повьш1ение скорости передачи.

На фиг. 1 и 2 изображены структурные электрические схемы передающей и приемной сторон предложенной системы соответственно.

Система передачи данных содержит на передающей стороне входной согласующий блок 1, кодер 2, цифровой передающий фильтр 3, первый постоянный запоминающий блок 4, преобразо- ватель 5 сигнала, цифроаналоговый преобразователь 6, фильтр 7 нижних частот, выходной согласующий блок 8, второй постоянный запоминающий блок

2

9, при этом цифровой передающий фильтр содержит перемножители 10, блок 11 обратного быстрого преобразования Фурье и блок 12 быстрого преобразования Фурье, а на приемной стороне - входной согласующий блок

13,аналого-цифровой преобразователь

14,адаптивный корректор 15, блок 16 памяти, умножитель 17, генератор 18 тактовой частоты, управляемый

делитель 19, программный счетчик 20, вычитатель 21, первый 22 и второй 23 сумматоры, блок 24 быстрого преобразования Фурье, решающий блок 25j декодер 26 и выходной согласующий блок 27, при этом адаптивньй корректор содержит счетчик 28 индикации, индикатор 29 шума, делитель 30, блок

i4 О)

сл

31 быстрого преобразования Фурье, блок 32 обратного быстрого преобразования Фурье, ивдикатор 33 частотны характеристик, постоянньй запоминающий блок ЗА, блок 35 эталонных сигналов, умножитель 36, корректирующие блоки 37, блоки 38 памяти, счетчик 39 и вычитатели 40.

Система работает следующим образом.

Сигнал данных через входной согласующий блок 1 поступает на кодер 2 Полученная с выхода кодера 2 последовательность а„ подается на вход циф- родого передающего фильтра 3, с помощью которого осуществляется согласование спектра данных с частотными характеристиками канала тональной частоты. Цифровой передающий фильтр 3, работающий в частотной области, состоит из блока 12 (16-т-очечного) быстрого преобразования Фурье и (16-точечного) блока 11 обратного быстрого преобразования Фурье, между которыми включены перемножители 10. Указанные блоки могут быть применен также на 32 точки. Па вторые входы перемножителей 10 поступают соответствующие числа из постоянного запоминающего блока 9. Как в блоке 12 быстро преобразования Фурье, так и в блоке И обратного быстрого преобразования Фурье поочередно осуществляется преобразование синфазной и квадратурной составляющих сигнала. После блока 11 обратного быстрого преобразования Фурье осуществляется модуляция сигнала в преобразователе

сигнала 5 путем умножения последовательности г„ с выхода блока 11 об- рй гного выходного преобразования Фурье на отсчеты аналитического сиг- мала несущей частоты, поступающие с постоянного запоминающего блока 4. Далее отсчеты сигнала цифроаналого- вого преобразователя 6 -подаются на фильтр 7 нижних частот, который дополнительно отфильтровьгоает боковые спектральные составляющие. После фильтра 7 нижних частот сигнал через выходной согласутощий блок 8 поступает в канал связи.

На приемной стороне сигнал из канала связи через входной согласующий блок .13, в состав которого в определенных случаях может быть включен преобразователь 1Тнльберта, поступает на аналого-цифровой пре

0

5

0

5

0

образователь 14. После аналого-цифрового преобразователя 14 сигнал поступает на адаптивньп корректор 15, который служит для борьбы с линейными искажениями. Он работает в частотной области с использованием блока 31 быстрого преобразования Фурье (например на 40 или 32 комп-. . лексных точек). По аналогии выполнен блок 32 обратного быстрого преобра- зания Фурье. Между блоками 31 и 32 включаются корректирующие блоки 37, которые управляются своими счетчиками 39. С выхода блока 32 на решающий блок 25 поступает сигнал через умножитель 36, на второй вход которого поступают константы с постоянного запоминающего блока 34. Сигнал от решающего блока 25 через декодер 26 и выходной согласующий блок 27 поступает на выход системы. От решающего блока 25 сигнал также поступает на блок 35 эталонных сиг-, налов. Эталонный сигнал с выхода блока 35 эталонных сигналов и задержанный с помощью элементов 38 памяти сигнал с вькодов корректирующих блоков 37 сравниваются в соответствующих вычитателях 40 и сиг- нал ошибки с помощью счетчиков 39 подается на регулировку корректирующих блоков 37.

В устройстве может быть осуществ5 лена также индикация частотных характеристик с помощью индикатора 33 частотных характеристик. С помощью делителя 30 и счетчика 28 может меняться скорость регулировки коррек0 Ции в зависимости от величины отно- щения сигнал/шум в канале связи, причем данная величина может отображаться с помощью индикатора 29 шума. Это также позволяет повысить точ5 ность коррекции.

С выхода блока 31 быстрого преобразования Фурье сигнал, соответствующий несущей частоте F 1800 Гц,

Q не подается на корректирующий блок 37, соответствующий несущей частоте (его нет), а также не подается на соответствующий вход блока 32 обратного быстрого преобразования Фурье.

5 Вместо этого на указанный вход блока 32 в каждом дакле преобразования подается нулевое значение сигйа- ла. Таким образом на выходе блока 39 несущая частота отсутствует. Следовательно, не требуются синхронный детектор и система синхронизации по несущей частоте.

С помощью управляемого делителя тактовой частоты передаются моменты отсчетов из принимаемого сигнала. Решение о добавлении и вычитании необходимого количества импульсов выносится на основании сигнала тактовой ошибки. Для тактовой синхронизации с единичного интервала снимаетс четыре выборки: При этом четвертая выборка в установившемся режиме приходится между единичными интервалами Информация о тактовой ошибке снимается с первой и третьей выборок, а информация о принадлежности указанных выборок к данному единичному интервалу - с второй и четвертой выборок. С помощью, ргапример, 8-точечного блока 24 быстрого преобразования Фурье преобразуются сиг налы первых выборок, затем третьих, далее вторьк и, наконец, четвертых выборок соответствующих единичных интервалов. Разность сумм (без сиг- нала несущей частоты) в частотной области первьгх и третьих выборок после вычитания 21 через счетчик 20 подаются на управляемый делитель 19 частоты. Суммирование выборок в частотной области осуществляется с помощью сумматора 22. Сумма первых выборок запоминается в блоке 16 памяти. К моменту поступления суммы третьих выборок на вычитатель 21, на второй вход вычитателя 21 подается сумма первых выборок с блока 16 памяти.

По аналогии поступают с вторыми и четвертыми выборками.

Такая тактовая синхронизация обеспечивает быстрое вхождение в связь без настроечной комбинации сигнала, что весьма важно при срывах связи от различного -рода помех, в том числе импульсных и при коммутациях.

Для дальнейшего увеличения точности синхронизации можно ввести поправку, определяемую влиянием искажения характеристик канала связи, после вхождения в связь. Тогда сигналы счетчиков 39 соответствующих восьми каналов регулирования -суммируется в сумматоре 23. Полученная сумма с помощью умножителя 1 7 перемножается на сумму от.сумматора 22. Результат подается соответственно в определенный момент на блок 16 памяти или на вьпшта- тель 21. В большинстве случаев нет необходимости осуществлять в сумматоре 23 суммирование на каждом цикле преобразования Фурье в блоке 2А. Поэтому между сумматором 23 и умножителем 17 может быть включен эле- мент памяти. В определенных случаях (например, при малых импульсных помехах) после вхождения в связь сигнал на сумматор 22 может подаваться с выходов корректирующих бло- ков 37, а не с выхода блока 32. Это также позволяет сократить число вычислительных операций.

Предварительного фазового и амплитудного корректора здесь не требу- ется, поскольку в зависимости от количества переприемных участков счетчиь- 39 программно устанавливаются перед вхождением в связь в соответствующее положение, а корректор 15 в частотной области при коррекции способен обеспечивать любые частот- Hi.ie характеристики за несколько итер- раций настройки.

Фор мула изо-бретения

5

0

1. Система передачи данных, содержащая на передающей стороне входной согласующий блок, выход которого соединен с входом кодера, выход которого подключен к первому входу цифрового передающего фильтра, выход которого соединен с первым входом преобразователя .сигнала, выход которого ч.ерез последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот подключен к вхо- ду выходного согласующего блока, выход которого является сигнальным выходом передающей стороны, сигнальным входом которой является вход входного согласующего блока, а на приемной стороне - входной согласующий блок, выход которого соединен с первым входом аналого-цифрового преобразователя, выход которого соединен с входом адаптивного корректора, решающий блок, первый выход которого соединен с входом выходного согласующего g блока, выход которого является

сигнальным выходом приемной стороны, сигнальным входом которой является вход входного согласующегоблока, обличающаяся тем, что.

5

0

с целью повышения скорости передачи, в него введены на передающей стороне первый и второй постоянные запоминающие блоки, выход первого постоянного запоминающего блока соединен с вторым входом преобразователя сигнала, выходы второго постоянного запоминающего блока подключены к соответствующим вторым входам цифрового передающего фильтра, входы первого и второго постоянных запоминающих блоков являются управляющими входами передающей стороны, а на приемной стороне введены блок быстрого преобразования Фурье, умножитель, два сумматора, вычитатель, программный счетчик, блок памяти, управляемый делитель и генератор тактовой частоты, выход которого соединен с первы входом управляемого делителя, выход которого соединен с вторым входом аналого-цифрового преобразователя, выход которого подключен к входу блока быстрого преобразования Фурье, выход которого соединен с первым вх.одом первого сумматора, первый выход которого соединен с первым входом блока памяти, выход которого соединен с первым входом вычитателя второй вход которого подключен к второму выходу первого cyм aтopa, трети выход которого соединен с первым входом умножителя, первый выход которого соединен с третьим входом вычитателя, выход которого соединен с входом программного счетчика, выход которого соединен со вторым входом управляемого делителя, первые Выходы адаптивного корректора соединены с вторыми входами первого сумматора, вторые выходы адаптивного корректора подключены к входам второго сумматора, выход которого соединен с вторым входом умножителяJ второй выход которого подключен к второму входу блока памяти, третий выход адаптивного корректора соединен с входом решающего блока, второй выход которого соединен с вторым входом адаптивного корректора, при этом второй вход блока памяти является управляющим входом приемной стороны.

2. Система по п. 1, о т л и ч а

ю щ а я с я тем, что. цифровой передающий фильтр содержит перемножитель, блок обратного быстрого преобразования Фурье и блок быстрого пре

5

5

о

0

5

образования Фурье, выходы которого соединены с первыми входами соответствующих перемножителей, выходы которых соединены с входами блока обратного быстрого преобразования Фурье, выход которого является выходом цифрового передающего фильтра, первым входом которого является i вход блока быстрого преобразования Фурье, вторыми входами цифрового передающего фильтра являются вторые входы перемножителей.

3. Система по п. 1, о т л и ч а- ю щ а я с я тем, что адаптивный корректор . содержит индикатор шума, счетчик индикации, делитель, блок зталонных сигналов, индикатор частотных характеристик, постоянный запоминающий блок, вычитатели, счетчики, блоки памяти, корректирующие блоки, умножитель, блок обратного быстрого преобразования Фурье и блок быстрого преобразования Фурье, выходы которого соединены с первыми входами соответствующих корректирующих блоков, выходы которых соединены с входами блока обратного быстрого преобразования Фурье и входами соответствующих блоков памяти, йыходы которых соединены с первыми входами соответствующих вычитателей, выходы которых соединены с первыми входами счетчиков, первые выходы которых соединены с вторыми входами соответ0

ствующих корректирующих блоков, выходы блока эталонных сигналов подключены к вторым входам соответствующих вычитателей, выход делителя соединен с входом счетчика индикации, первые выходы которого соединены с вторыми входами соответствующих счетчиков, -i, вторые выходы которых подключены к входам индикатора частотных характее ристик, выход блока обратного быстрого преобразования Фурье соединен с первым входом умножителя, второй вход которого соединен с выходом постоянного запоминающего блоки, выход счетчика индикации соединен с входом индикатора шума, второй выход второго вычитателя соединен с первьм входом делителя, второй вход которого подключен к второму входу второго вычитателя, при этом вход блока быстрого преобразования Фурье является первым входом адаптивного корректора, вторым входом которого являетс я вход блока эталонных сигна0

5

9146250710

лов, выходы корректирующих блоков го являются третьи выходы счетчиков являются первыми выходами адаптивного выход умножителя является третьим корректора, вторыми выходами которо- входом адаптивного корректора.

Изобретение относится к электросвязи. Цель изобретения - повышение скорости передачи. Система передачи данных содержит передающую и приемную стороны. На передающей стороне сигнал данных кодируется. Затем цифровой передаю1ций фильтр осуществляет согласование спектра сигнала данных с частотными х-ками канала тональной частоты. Далее сигнал модулируется, преобразуется в аналоговую форму и после фильтрации боковых спектральных составляющих поступает через.канал связи на приемную сторону. Здесь сигнал преобразуется в цифровую форму. Далее адаптивный корректор корректирует линейные искажения и после декодирования сигнал поступает на выход системы. Цель достигается за счет сокращения числа вычислительных опера ций. Система по пп. 2 и 3 ф-лы отличается вьшолнением цифрового передающего фильтра и адаптивного корректора, который обеспечивает любые частотные х-ки нескольно итер- раций настройки. Даны ил. вьтолнения передающей и приемной сторон системы. 2 з.п. ф-ды, 2 ил. с (Л

ф4/г.7