УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ Российский патент 1995 года по МПК H04L7/02 

Изобретение относится к технике электросвязи и может быть использовано в каналах передачи для цифровых устройств преобразования сигнала.

Цель изобретения сокращение времени вхождения в синхронизм и повышение точности синхронизации.

На фиг. 1 представлена структурная электрическая схема устройства тактовой синхронизации; на фиг. 2 вариант выполнения блока управления.

Устройство тактовой синхронизации содержит управляемый делитель 1 частоты, в состав которого входят делитель частоты 2 и управляющий элемент 3, задающий генератор 4, блок памяти 5, сумматор 6, коммутатор 7, вычитатель 8, формирователь 9 сигнала ошибки, программируемый счетчик 10, блок управления 11, вентиль 12, оперативный запоминающий узел (ОЗУ) 13, блок быстрого преобразования Фурье (БПФ) 14, корректирующие элементы 15₁ и 15₂, элементы памяти 16₁ 16₄ и переключатель 17. Блок управления содержит блок 18 эталонных сигналов, элементы памяти 19₁ и 19₂, элементы вычитания 20₁ и 20₂ и счетчики 21₁ и 21₂.

Устройство тактовой синхронизации работает следующим образом.

С помощью управляемого делителя 1 частоты определяются моменты выделения отсчетов из принимаемого сигнала передачи данных. Решение о добавлении или вычитании необходимого количества импульсов выносится на основании сигнала тактовой ошибки, для выделения которого с выхода блока БПФ 14 сигналы, соответствующие частотам 600 и 3000 Гц, подаются через элементы памяти 16₁, 16₂, переключатель 17 и вентиль 12 на вход сумматора 6. Полученная сумма сигнала поступает в блок памяти 5, где запоминается. Затем от следующего цикла преобразования Фурье с выхода блока БПФ 14 сигналы тех же частот поступают тем же путем на сумматор 6. Затем из этой суммы с помощью вычитателя 8 вычитается сумма предыдущего цикла, записанного в блок памяти 5.

После вычитания в вычитателе 8 в общем случае разностный сигнал как синфазной составляющей со знаковым разрядом, так и квадратурной составляющей со знаковым разрядом поступает в формирователь сигнала ошибки 9, в котором в общем случае из синфазной и квадратурной составляющих сигнала ошибки формируется управляющая величина в виде значения ошибки по фазе и ее знаку.

Однако в данном устройстве с целью сокращения вычислительных операций для выделения ошибки сигнала синхронизации использована только квадратурная составляющая ошибки синхронизации.

Это возможно в связи с тем, что квадратурная составляющая сигнала ошибки синхронизации пропорциональна сигналу ошибки фазы синхросигнала. В этом случае функция формирователя 9 сводится лишь к тому, чтобы отделить значение знакового разряда ошибки синхросигнала и направить его на вход программируемого счетчика (таймера) 10, а на другой вход таймера направить значение величины ошибки сихросигнала, величину ошибки его квадратурной составляющей.

В таймере 10 в зависимости от знака ошибки значение величины ошибки подается на тот или другой его канал. В зависимости от того, по какому каналу (и следовательно, выходу) таймера 10 подается сигнал в управляемый делитель 1, т.е. на какой вход управляющего элемента 3 подается импульс с выхода таймера 10, на выходе управляемого делителя 1 имеем уменьшение либо увеличение частоты тактовых импульсов.

Чтобы отделить квадратурную составляющую от синфазной (эти составляющие поступают поочередно, они разделены во времени) установлен вентиль 12, на второй вход которого управляющий сигнал может подаваться от блока БПФ 14.

С выхода управляемого делителя 1 скорректированный сигнал тактовой частоты подается на вход аналого-цифрового преобразователя. Таким образом осуществляется синхронизация тактовой частоты. В каналах связи тональной частоты с полосой пропускания 300-3400 Гц с несущей частотой 1800 Гц носителями информации о синхросигнале являются сигналы, соответствующие частотам 600 и 3000 Гц (например, для УПС-9600 с частотами синхросигнала 4800 или 9600 Гц).

Сигнал на сумматор 6 может быть подан с входа (либо с выхода после вхождения в связь) корректирующих элементов 15₁ и 15₂ через соответствующие элементы памяти 16₁ и 16₂ (или 16₃ и 16₄), переключатель 17 и вентиль 12. Когда сигнал снимается с выхода корректирующих элементов 15₁ и 15₂, это позволяет еще больше увеличить точность синхронизации, поскольку с выходов корректирующих элементов 15₁ и 15₂ сигнал снимается скорректированным.

Блок управления работает следующим образом.

От решающей схемы сигнал поступает на блок 18 эталонных сигналов. Эталонный сигнал с выхода блока эталонных сигналов 18 и задержанные с помощью элементов памяти 19 (эти элементы памяти могут входить в состав корректирующих элементов) сигналы с выходов корректирующих элементов 15₁ и 15₂ сравниваются в соответствующих элементах вычитания, и сигнал ошибки с помощью счетчиков 21₁ и 21₂ подается на регулировку корректирующих элементов 15₁ и 15₂.

По окончании вхождения в связь поступает управляющий сигнал о готовности получать информационные сигналы передачи данных. Этот управляющий сигнал может также подаваться на переключатель 17, который благодаря этому сигналу переключается после вхождения в связь.

Высокая точность работы обусловлена также тем, что в устройстве применяются только те частоты спектра, которые содержат информацию о тактовом синхросигнале. В отличие от существующих устройств синхронизации предлагаемое устройство осуществляет выделение сигнала ошибки синхронизации от сигналов передачи данных после преобразования их в частотную область. Это позволяет легко избавиться от несущей частоты и других мешающих частот, не несущих информации о синхросигнале тактовой частоты, и точно найти ошибку синхронизации, используя сигнал, выделяемый непосредственно с выхода БПФ. При вхождении в связь данное устройство синхронизации может работать самостоятельно, не получая сигналов с выхода решающей схемы и, следовательно, не прошедших через адаптивный корректор.

Поскольку одной итерацией может осуществляться полная синхронизация, имеет место быстрое вхождение в связь. Благодаря усреднению сигнала от нескольких единичных интервалов и отсутствию сигналов мешающих частот, не несущих информации о синхросигнале при формировании сигнала ошибки синхронизации, получается высокая помехоустойчивость.

Использование: в технике электросвязи. Сущность изобретения: устройство тактовой синхронизации содержит управляемый делитель частоты 1, в состав которого входят делитель частоты 2 и управляющий элемент 3, задающий генератор 4, блок памяти 5, сумматор 6, коммутатор 7, вычитатель 8, формирователь 9 сигнала ошибки, программируемый счетчик 10, блок управления 11, вентиль 12, оперативный запоминающий узел 13, блок 14 быстрого преобразования Фурье, корректирующие элементы 15₁-15₂, элементы памяти 16₁-16₄ и переключатель 17. Цель изобретения - сокращение времени вхождения в синхронизм и повышение точности синхронизации. 2 ил.

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные задающий генератор и управляемый делитель частоты, управляющие входы которого соединены с входами программируемого счетчика, последовательно соединенные сумматор и вычитатель, другой вход которого соединен с выходом блока памяти, а также блок быстрого преобразования Фурье (БПФ), причем выход управляемого делителя является выходом устройства, отличающееся тем, что, с цель сокращения времени вхождения в синхронизм и повышения точности тактовой синхронизации, в него введены блок управления, оперативный запоминающий узел (ОЗУ), корректирующие элементы, элементы памяти, последовательно соединенные переключатель и вентиль, а также коммутатор и формирователь сигнала ошибки, при этом выход ОЗУ через блок БПФ содинен с входом корректирующих элементов, входы и выходы которых через соответствующие элементы памяти соединены с входами переключателя, выходы вентиля соединены с соответствующими входами сумматора, выход которого через коммутатор соединен с входом блока памяти, другой выход коммутатора соединен с соответствующим входом вычитателя, выход которого через формирователь сигнала ошибки соединен с входом программируемого счетчика, причем выход управляемого делителя частоты соединен с входом блока управления, первый выход которого соединен с управляющим входом переключателя, а второй выход блока управления соединен с управляющими входами памяти, коммутатора, сумматора, вычитателя, формирователя сигнала ошибки, программируемого счетчика, ОЗУ, корректирующих элементов, элементов памяти и блока БПФ, один из выходов которого соединен с управляющим входом вентиля.